第6章EDA技术综合实验指导.ppt

一种是使用传统的计数测频法，另一种是基于等精度测频原理。 希望读者能够通过本章的学习理解测频的原理及其优缺点，动手设计一个数字频率计模块。 1．发送模块 图6-15 发送模块状态机 2．接收模块 图6-16 接收模块引脚示意图 （1）IDLE （2）SHIFT （3）PARITY （4）STOP 3．波特率发生模块 波特率发生模块的作用是生成Clk16X，其频率是实际波特率的16倍，这样才能方便地按照RS-232串行通信的时序要求进行发送和接收，尤其是产生1.5bit停止位。 图6-18描述了输入信号和Clk16X的时 序关系，假定晶振频率是1MHz，波特率 是9?600bit/s，即每秒传输9?600位数据，则Clk16X频率是9?600?×?16?=?153?600Hz，分频系数为7。 图6-18 RXD与Clk16X的时序关系 图6-19 波特率发生模块引脚示意图 名 称 类 型 宽 度 说 明 Reset IN 1 复位信号、高有效 GLOBLE_CLK IN 1 全局时钟，等于晶振频率（1MHz） SCIBD_re IN 1 锁存信号、高有效 SCIBD_SEL[2..0] IN 3 波特率选择 Clk16X OUT 1 输出时钟 表6-17 波特率发生器的端口定义 4．LOOPBACK模块 LOOPBACK模块可以用于在不与外部器件相连的情况下测试软件。 当控制寄存器SCICR中的LOOP位为1时，使能LOOPBACK模式。 在此模式下，发送引脚TXD和接收引脚RXD在内部连接，从而实现自发自收的回环 测试。 LOOPBACK模式不影响数据格式、中 断输出等正常操作，TXD对外部输出高阻。 LOOPBACK模块的端口如图6-20所示。 5．Modem模块 Modem控制模块控制DTR、RTS的输出，以及监视DCD、CTS、DSR、RI的输入。 其端口如图6-21所示。 图6-20 LOOPBACK模块端口示意图 图6-21 Modem模块端口示意图 名 称 类 型 宽 度 说 明 Reset IN 1 复位信号、高有效 Clk16X IN 1 时钟 DCDn IN 1 数据载波检测 CTSn IN 1 清除发送 DSRn IN 1 数据设备准备好 RIn IN 1 振铃指示 MCR[1..0] IN 2 Modem控制寄存器 MsrRDn_re IN 1 Modem状态寄存器读选通信号、高有效 DTRn OUT 1 数据终端准备好 RTSn OUT 1 请求发送 MSR[7..0] OUT 8 Modem状态寄存器 表6-18 Modem模块的端口定义 6.3 综合设计与实验 根据以上2个综合实验项目的设计原理和实例，进行针对某一课程要求的设计实验，如作为数据采集和传输系统的电子设计竞赛练习题、课程设计课题或毕业设计课题。 在这些设计项目中，需要熟悉VHDL、EDA应用软件和FPGA/CPLD的开发流程、开发步骤以及电路设计知识、开发技术等。 （1）对于频率测量还必须熟悉M-T法测量原理以及输入方波信号的整形和滤波等； （2）对于A/D采样控制设计，需要熟悉AD1674器件以及CD4051的使用方法、电路设计和逻辑控制方法等； （3）对于UART和CAN数据通信设计，需要了解UART和CAN的数据通信协议、典型的电路结构和设计方法以及DSP和FPGA程序设计方法等。 基于本章2个综合实例，设计一个基于UART传输或基于CAN传输的“数据采集与数据传输系统”。 （4）DTR信号线：DTR（Data Terminal Ready）数据终端准备好。当其有效时，表明数据终端就绪，可以开始通信。 （5）信号地：所有的信号电平都以信号地电平作为参考。 （6）DSR信号线：DSR（Data Source Ready）数据设备准备好。当其为有效时，表明DCE处于可用状态。 （7）RTS信号线：RTS（Request To Send）请求发送。当DTE要发送数据时，此信号有效，通知DCE准备接收数据。 （8）CTS信号线：CTS（Clear To Send）清除发送。此信号有效表明DCE已做好准备，通知DTE可以发送数据。 （9）RI信号线：RI（Ring Indicator）振铃指示。此信