数字电路基础_D05-02时序逻辑电路的分析.docVIP

5.2时序逻辑电路的分析 分析时序逻辑电路，就是要找出输出信号在输入信号和时钟信号作用下的变化规律。 5.2.1同步时序逻辑电路的分析 [例5-2-1]分析图5-2-1所示时序逻辑电路的逻辑功能，输入变量To＝l，写出其激励函数，状态方程和输出函数。画出状态转换表、状态转换图及时序波形图。 解 :①分析逻辑电路图 首先，明确时钟驱动情况，是同步还是异步时序逻辑电路。分析每个触发器的触发方式，分清输入变量和输出变量、组合电路和记忆电路部分。 图5-2-1所示的触发器都由同一时钟直接驱动，所以为同步时序逻辑电路。C为输出变量，TO＝l为输入变量，与门G1、G2、G3为组合电路，Fo、Fl、F2、F3为接成T型的JK触发器，均为下降沿触发。 ②写出各触发器的激励函数 如果CP是由该时序逻辑电路内部形成的，还应写出各触发器CP端的激励函数。本例中各触发器的激励函数为： To＝1 ③写出相应的状态方程及输出函数 根据触发器的类型写出相应的特性方程，然后将激励函数代入，求出状态方程。 T触发器特性方程为:，故得状态方程： Qn是在下一个CP来到之前，即现在(tn时刻)触发器状态，以后的分析中为了简单，可以将n去掉。待下一个CP来到后(tn+1时刻)触发器将转换成次态Qn+1。 输出函数：C = Q3Q2Q1Q0 ④状态转换表(状态转换真值表) 该电路输入变量To＝1为常量，因此电路的次态和输出只取决于电路的原态。设电路的原态为Q3Q2Q1Q0 =0000，当时钟CP的第一个下降沿来到后，代人其状态方程和输出函数得到： , , , 填入表5-2-l中，将这一结果作为新的原态，即Q3Q2Q1Q0 =0001；当时钟CP的第二个下降沿来到后，重新代人状态方程和输出函数，又得到一组新的次态和输出值，填入表5-2-1。当 Q3Q2Q1Q0＝1111时，次态 , , , ，返回了最初的设定状态 0000。如果再继续分析下去，就会按前面的变化顺序反复循环。 通常还需检查一下状态转换表是否包含了电路所有可能出现的状态。Q3Q2Q1Q0共有16种组合状态，已全部包含在表5-2-l中。 ⑤ 状态转换图 同第四章分析触发器状态转换图一样，以圆圈表示电路的状态。该电路共有16种状态 的组合，故画出16个圆圈，以箭头表明状态转移的，方向，在箭头旁注明了状态转移前的输入值及输出值。习惯上将输出值写在斜线下，输入值写在斜线上。输入To＝1为常量，输出为C,见图5-2-1为了更直观地分析时序逻辑电路的功能，将输入信号和各触发器的现态、次态，与输出信号的关系用图的形式表示，即为状态转换图。 ⑥ 时序图 在时钟脉冲作用下，电路状态、输出状态随时间变化的波形图称为时序图。可以由状态表、状态图或触发器的触发特性画出时序图，如图5—2—3所示。 若计数脉冲的频率为fo，则Qo、Ql、Q2、Q3端输出信号的频率顺序为fo/2、fo/4、fo/8, fo/16。 故图5-2-l所示逻辑电路可作2、4、8、16分频器用。 分频比(分频系数)定义如下： 分频比＝输入脉冲频率／输出脉冲频率 如果将图5-2-l作为分频器使用时，C为输出端。 分频比＝输入脉冲频率(CP)／输出脉冲频率(C)＝16 ⑦逻辑功能 由上述分析可知，每经过16个时钟脉冲后，电路的状态循环变化一次，该电路有对时钟信号计数的功能。C经过16个时钟脉冲后才为1，所以这是一个十六进制计数器；C的输出就是进位脉冲。由表5-2-1可知，Q3Q2Q1Qo刚好按二进制的规律递加，故也将图5—2—1所示的时序逻辑电路叫做同步二进制加法计数器。 同步二进制加法计数器逻辑电路有如下特点：触发器分别转换成T触发器，TO＝1，然后按作内部进位连接；进位输出端；计数脉冲同步驱动各触发器的时钟输人端。 图5-2-1所示为同步二进制加法计数器集成电路的主干电路。 5.2.2时序逻辑电路的一般分析步骤 由上例分析归纳出时序逻辑电路的一般分析步骤如下： ①观察逻辑电路图； ②求激励函数、状态方程、输出函数； ③作状态表、状态因、时序波形图； ④描述逻辑功能。 实际上根据具体要求，可省去某些步骤； 5.2.3 异步时序，逻辑电路的分析 [例5-2-2]分析图5-2-4所示电路的逻辑功能，写出电路的状态方程、输出函数，画出电路的状态转换图。触发器和门电路均为TTL电路。 解: 图5-2