集成电路设计举例课件.pptVIP

（1）指标要求：输出级 tr=tf （2）指标要求：tpHL25 ns tpLH=25 ns tpLH 25 ns (3) 指标要求：fwork=30 MHz 两个译码器的功耗 PD,max=150 mW 即单译码器PD,max=75 mW 电路模拟 版图设计 版图设计采用了3um,CMOS设计规则.总体布局要考虑到74HC139中包含两个2-4译码器分别置于中轴线两侧. 18.1.6 版图检查 1.版图设计规划检查(DRC) 2.电路网表匹配(LVS)检查 管脚排列顺序,使其均匀分布四周 考虑了散热原则,两个译码分到中轴线两侧 布线紧凑,缩短布线长度,减少高晶硅. 最小面积 大面积接电源 * 18.1 MOS集成电路的正向设计 18.1.1 74HC139电路简介 18.1.2电路设计 18.1.3工程估算 18.1.4电路模拟 18.1.5版图设计 18.1.6版图检查 集成电路的正向设计 集成电路的正向设计 1 MOS集成电路的正向设计 1.1 74HC139电路简介 2-4译码器： VDD Gnd Y0a A0a Csa A1a Y1a Y2a Y3a Y0b A0b A1b Y1b Y2b Y3b Csb 74HC139 Cs A1 A0 Y1 Y2 Y3 Y4 0 0 0 0 1 1 1 0 0 1 1 0 1 1 0 1 0 1 1 0 1 0 1 1 1 1 1 0 1 x x 1 1 1 1 Y0=Cs+A1+A0= Y1=Cs+A1+ = Y2=Cs+ +A0= Y3=Cs+ + = 输入门 输出缓冲门 三输入与非门 输出门 输入缓冲门 内部门 1.2 电路的设计 1 输出级电路设计 与TTL电路兼容 驱动10个TTL ①输出高电平时｜IoH｜=20ｕＡ VoHmin=4.4V ②输出低点平时｜IoH｜=4 mＡ VoHmax=0.4V ③输出级充放电时间tr=tf 15 pF 计算电路如图所示 ①以15个PF的电容负载代替10个TTL电路来计算tr、tf ②输入V为的前一级的输出被认为是理想的输出，即：ViL=Vss,ViH=Vdd ③计算电流时，负载为电流负载，有拉电流的灌电流。 （1）CMOS N管（W/L）N的计算 当输入为高电平时（Vi=Vdd）,N管导通后级TTL电路有较大的灌电流输入，此时（表示成对称形式） 使方括号中的值和栅电容Cox及电子迁移率un为最小值: IDSn= 20mＡ uN0= 530 Tox=7E-8 Vto=0.7 V=4.4 Vi=5 (2) CMOS P管（W/P）p的计算 ｜IoH｜=20ｕＡ时有 VoHmin=4.4V tr=tf ① 以Ioh=20ｕＡ时VoHmin=4.4V的条件计算 最坏的情况下 Vdd=4.5V,Vohmin=4.4v,Vtp=0.8V, 经计算可得 ②tr=tp的条件计算：CMOS中 所以 αp=αn, 2、输入级设计 输入电平Vih可能为2.4V （1）拉管P2 为了节省面积，同时又能使Vih较快上升，取 (2)CMOS反向器的P1管 此P1管应取内部基本反向器的尺寸 （3）CMOS反相器的N管 TTL的输出电平在0.4-2.4之间 V1*=ViLmax+Vihmin=1.4V 式中 βR=kn/kp, Vdd=5V, Vtn=0.7V, Vtp=-0.7V, Vi*=1.4V, βR=17.16 3、内部基本反相器中各MOS管尺寸的计算 内部反相器的负载电容： ①本级漏极的PN结电容Cpn ②下级的栅电容Cc1 ③连线杂散电容Cs Cpn+Cc1=10Cs Cs :铝线宽5um,长100um，在场区上面，此铝线的电容为 Cpn 和Cl： N管 其衬底是P型，所以 NB=2?1016 cm-3 设结深Xi=0.5um R□=20Ω/□ 对于P管 Cpn= 而CC1可以由：Cc1=10Cs-Cpn求出。 下面具体计算N管和P管的尺寸。 N管单位尺寸电阻为 ，总电阻为 ， P管单位尺寸电阻为 ，总电阻为 。 总电容C=Cpn+Cc1+Cs=Cpn+Cc1 Cc1=(Wn+Wp)LCox=10Cs-aWnCpn 对于P管： Cpn= a Wn a为有源区宽度，因为最小孔为3△*3△， 孔与等晶栅的间距为2△，孔与有源区边界的间距为1△（1△=1.5um）， 所以a=6△=9um 上升时间：tr=