微机原理2007年-第四章-存储器和高速缓存技术.ppt

第四章 存储器和高速缓存 采用全译码方式实现片选控制的RAM子系统 这种片选控制方式可以提供对整个存储空间的寻址能力，即使不需要使用全部地址空间也可采用全译码方式，多余的译码输出(如图 中的Y4～Y7)暂时不用，可留作需要时扩充。 各存储芯片的地址范围 F9800H～F9FFFH(2KB) F9000H～F97FFH(2KB) F8800H～F8FFFH(2KB) 1 0 1 0 1 0 1 0 A8 ··· ··· ··· ··· ··· ··· ··· ··· ··· 1 0 1 0 1 0 1 0 A0 1 1 0 0 1 1 0 0 A11 1 0 1 0 1 0 1 0 A10 低位地址 1 0 1 0 1 0 1 0 A9 1 1 1 1 1 1 1 1 A15 0 0 0 0 0 0 0 0 A14 0 0 0 0 0 0 0 0 A13 1 1 1 1 0 0 0 0 A12 A16 A17 A18 A19 1 1 1 1 1 1 1 1 高位地址 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 F8000H～F87FFH(2KB) 地址范围 1 1 1 1 1 4 1 1 1 3 2 1 芯片 (2) 部分译码方式 所谓部分译码方式就是只选用地址总线高位地址的一部分(而不是全部)进行译码，以产生各个存储器芯片的片选信号。 例如在上图所示的片选译码电路中，假设高位地址A19不参加译码，把译码器74LS138的G1端接+5V，则A19无论是“0”还是“1”，只要A18～A11均能使74LS138的Y0输出有效(为低电平)，从而选中存储芯片1。 这样，存储芯片1的地址范围就是 78000H～787FFH(当A19＝0时)或F8000H～F87FFH(当A19＝1时)，即出现了一个存储单元可以由两个地址码来选中的现象(其他存储芯片的情况与此相同)。 它的优点是片选译码电路比较简单，缺点是存储空间中存在地址重叠区， 使用时应予以注意 (3) 线选方式 线选方式就是将地址总线的高位地址不经过译码，直接将它们作为片选信号接至各存储芯片的片选输入端，即采用线选方式，根本不需要使用片选译码器。 图 给出了一个采用线选方式实现片选控制的示例原理图。 线选方式实现片选控制示例 Ⅱ ___ CS Ⅰ ___ CS A17～A0 (片内地址) A19 A18 地 址 总 线 线选方式的突出优点是无须使用片选译码器；缺点是存储地址空间被分成了相互隔离的区段，造成地址空间的不连续(片选线多于一位为“0”以及片选线为全“1”的地址空间不能使用)，给编程带来不便。 线选方式通常适用于存储容量较小且不要求存储容量扩充的小系统中。 。 4.5 存储器容量扩充技术: 位扩充 当实际存储芯片每个单元的位数和系统需要内存单 元字长不等时采用的方法。 字扩充 当存储芯片上每个存储单元的字长已满足要求，但 存储单元的个数不够，需要增加的是存储单元的数量， 就称为字扩展。 ??字(节)位综合扩充 需要同时进行位扩充和字扩充才能满足系统存储容量 需求的方法称为字位扩充。 2114 1K 4 D 0 D 1 D 2 D 3 D 4 D 5 D 6 D 7 A 0 A 9 A 0 A 9 2114 1K 4 CS WE 位扩展法组成1K?8 RAM 例题：位扩展。两片1K*4bit的存储器组成1*8bit 的 存储器； 采用并联的方法实现： 方法：同时读写两片存储器(访问地址相同的存储单元)，每一个芯片提供8bit数据总线中的4bit .所有芯片的地址线相并连。 例题：字(节)扩展。采用4片16K*8bit的存储器，扩展为64K*8bit的 存储器。 字扩展；当存储单元空间不够时，可以采用几片串联的方法扩展； 方法：每次访问一个芯片的某个单元，所有芯片的数据线并联。通过地址译码器分开选择其中的一个芯片。 位和字(节)综合扩展： 例1 使用8片 1K*4bit的存储器，通过并联和串联的方法，构成 4K*8bit的存储器系统。每两片并联（同时工作），共有四组。通过译码器选择其中的一组。 例2 字位扩展法 采用字位扩展法，就是既在位方向上进行扩展，又在字方向上进 行扩展，如图 所示。图中的扩展方法是选用8片2K×1位的存储芯片 构成2K×8位的存储组(位扩展)，再用8个这样的存储组构成16K×8 位的存储器(字扩展)，整个存储器共计用了64片2K×1位的存储芯片 综合设计：