数字逻辑电路 fan5-4.pptVIP

一、边沿JK触发器(74LS112) 二、维持阻塞D触发器 边沿D触发器功能表 本章要求 习题之三例5.1.1 在用与非门组成的基本RS触发器中，设初始状态为0，已知输入R、S的波形图，画出两输出端的波形图。 解：由表5.1.1知，当R、S都为高电平时，触发器保持原状态不变；当S 变低电平时，触发器翻转为1状态；当R 变低电平时，触发器翻转为0状态；不允许R、S同时为低电平。 例5.2.1 已知主从JK触发器J、K的波形如图所示，画出输出Q的波形图（设初始状态为0）。 例5.3.1 已知维持—阻塞D触发器的输入波形，画出输出波形图。 解：在波形图时，应注意以下两点： （1）触发器的触发翻转发生在CP的上升沿。 （2）判断触发器次态的依据是CP上升沿前一瞬间输入端D的状态。 根据D触发器的功能表，可画出输出端Q的波形图。 三、触发器应用举例 例5.4.1 设计一个3人抢答电路。3人A、B、C各控制一个按键开关KA、KB、KC和一个发光二极管DA、DB、DC。谁先按下开关，谁的发光二极管亮，同时使其他人的抢答信号无效。 * * 第五章 集成触发器 5.1 基本触发器 5.2 钟控触发器 5.3 主从触发器 5.4 边沿触发器 ①维持阻塞边沿触发器 ； ②利用各门电路传输延迟时间的不同构成边沿触发器； ③利用CMOS传输门的边沿触发器； ④利用二极管进行配置的边沿触发器等。 §4 边沿触发器 主要有： 边沿触发器即利用cp边沿触发的触发器，也就是触发器的次态仅取决于cp信号的上升沿 (↑)或下降沿 (↓)到达时刻输入信号的状态。 ⑴自学工作原理（了解）。 ⑵原理提示: ①由或非门G1,G2和与非门G4,G5构成基本触发器。 ②与非门G7,G8构成触发引导门,且G7,G8 的延迟时间 大于基本触发器的翻转时间。 ③下降沿触发。 Q J cp K 1J C1 1K Q ⑶符号 利用各门电路传输延迟时间的不同构成的边沿触发器 维持阻塞结构的触发器形式较多，有对称、非对称之分；有维持阻塞RS触发器和维持阻塞D触发器等。 1、电路结构 6与非门组成对称形式， 其中1、2、3、4、为同步触发器， 集成芯片如74LS74。 维0线 CP 阻0线 阻1线 维1线 G2 G3 G5 G4 G6 G1 Q Q D 2、工作原理 设原态Q=0，并设D=1 ①CP=0期间,G3=G4=1 1 0 0 1 1 0 G1 G2 D cp G3 G4 G5 G6 维1线 阻0线 维0线 阻1线 ② G3=G4=1反馈到 G5，G6的输入， G5＝1、G6＝0 1 0 0 1 1 0 G1 G2 D cp G3 G4 G5 G6 维1线 阻0线 维0线 阻1线 1 1 0 0 1 设原态Q=0，并设D=1 ① CP=0期间,G3=G4=1 1 0 0 1 1 0 1 1 0 0 1 ③ CP正沿到达时 G3G4开启，使 G3=0，G4=1。 ④ Q翻转为1 →1 →1 1 G1 G2 D cp G3 G4 G5 G6 维1线 阻0线 维0线 阻1线 1 0 ② G3=G4=1反馈到 G5，G6的输入， G5＝1、G6＝0。 设原态Q=0，并设D=1 ① CP=0期间,G3=G4=1 1 1 1 1 0 0 1 1 G1 G2 D cp G3 G4 G5 G6 维1线 阻0线 维0线 阻1线 1 0 ⑤ CP正沿过后，G3=0 将G4封锁,并使 G5=1，维持G3=0。 0 1 0 ⑥因此以后CP=1期间D 的变化不影响输出。 ③ CP正沿到达时 G3G4开启，使 G3=0，G4=1。 ④ Q翻转为1 ② G3=G4=1反馈到 G5，G6的输入， G5＝1、G6＝0。 设原态Q=0，并设D=1 ① CP=0期间,G3=G4=1 其它情况（D＝0）时的翻转以及异步清0、异步置1的工作原理，请大家自己分析。 工作原理小结: (1)cp=0，3、4门被封锁，触发器维持原状态不变 (2)cp 时刻，触发翻转，状态由D决定，Qn+1=D。 (3)翻转后，在cp＝1期间，靠4条反馈线（维持、阻塞线） 维持新状态，无空翻。 说明: 2. 边沿触发抗干扰能力强，且不存在空翻，应用较广泛。 1.在应用触发器时，要特别注意触发形式，否则很容易 造成整个数字系统工作不正常。 符号 上升沿触发 Q D cp 1D C1 Q 无圈“○”,上升降沿翻转 异步置1端 异步清0端 3、功能描述 (1)特征表和特征方程 特征表： 特征方程: Q n+1=D (2)驱动表