基于FPGA的可复用SPI总线实现.pdf.pdfVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
基于FPGA的可复用SPI息线实现 郭林,刘文杰,李跃辉,孙玲 (南通大学 江苏省专用集成电路设计重点实验室,江苏 南通,226019) 摘要:SPI协议以其协议简单、通信速度快的特点正得到越来越广泛的应用。本文根据SPI总线标准,采 用可综合的VerilogHDL语言完成了一种工作模式为SP10的接 口电路设计,并基于FPGA实现了这种 高速可复用的SPI总线硬件电路。实验测试结果表明,该 SPI总线接 口满足实际应用需求。 关键字:SPI接 口;串行;VerilogHDL;FPGA DesignofA ReusableSPIBusUsingFPGA GUOLin,LIUWeng-jie,LIYue-hui,SUNLing (JiangsuKeyLabofASICDesign,NantongUniversity,Nantong226007,China) Abstract:SPIprotocolwithitssimplerulesandfastcommunication speedcharacteristicsisgettingmoreandmore widelyused.Inthispaper,accordingtothestandardofSP1bus,amodeofSP10interfacecircuitdesignisproposedby usingthecomprehensiveVerilogHDLlanguageandthecorrespondinghandwarecircuitiscompletedontheFPGA. ThetestresultsshowthatthedesignedSPIbusinterfacemeetsthepracticalapplicationrequirements. Keywords:SPIInterface;Serial;VerilogHDL;FPGA 1 引言 集成的功能模块越来越多。对于一个大的电路系统 而言,SPI总线接 口已被使用得越来越多。本文完成 与I2C总线、CAN总线 、USB等总线接 口相比, 了一种SPI接 口电路的设计 ,并采用ALTERA公司 同步串行接 口SPI(SerialPeripheralInterface)因具 的DE2—115系列开发系统实现了电路的硬件验 有全双工模式、协议易于实现、占用 I/O资源少等优 证。 点,正被应用于多种电路系统以实现与外围设备的 通信。因此,SPI总线接 口的软硬件实现方法也成为 2 SPl接 口工作原理概述 近年来研究和讨论的热点1。 众所周知,随着集成电路工艺的进步,单芯片上 SPI串行接 口通过 4条线与外设进行数据交 l,●●^ ,,-‘^-_-J^ :… … 一 l…H巾国集成电路 珏 _I_ l ■● ChinaIntegratedCircuit 。 换,这4条线分别是主机数据输入从机数据输出线 据的SPI接 口支持SPIO和SPI3两种模式。本设计 (MISO:MasterInputSlaverOutput)、主机数据输 出 实现的是基于SPIO方式的SPI接 口。 从 机 数 据 输 人 线 (MOSI:MasterOutputSlaver Input)、时钟信号线 (SCK:SerialClock)和片选信号 3 SPI接 口电路设计 线 (CS:ChipSelect)。其基本工作时序为:当片选信 号有效时,SPI主从机在每个 SCK的时钟边沿通过

文档评论(0)

yingzhiguo + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

版权声明书
用户编号:5243141323000000

1亿VIP精品文档

相关文档