能实现多处理器DSP设计的集成开发环境Virtuoso4.0IDE.docVIP

　　能实现多处理器DSP设计的集成开发环境Virtuoso4.0IDE|第1 内容显示中 Eonic Systems公司在ESC 2000（2000年嵌入系统会议，美国圣荷塞市，9月25日开始）会议及展览会中发布了它的Virtuoso 4.2集成开发环境，用于进行多处理器嵌入式DSP网络的设计，例如雷达、声纳和高档图象处理系统等。Virtuoso 4.2 IDE包含了Virtuoso 4.2 RTOS，工程管理程序，多线程异步网络主机服务器，一套图形化的分析与调试工具，以及针对TI公司的Code poser Studio和ADI公司的Visual DSP的插入件（plug-ins）。最新版本的Virtuoso RTOS提供了其它RTOS不具有的多种功能，针对多处理器系统的单处理器编程方式，兼有通信顺序进程（CSP）和多线程多任务能力，静态存储器分配，允许以不同的数据率发送和接收数据、不带缓冲器的目标通道，以及分布式的、共享的存储器结构。 ---- 设计带有多DSP的高档系统面临多方面的挑战。首先，DSP应用是数据密集和计算密集型的，每秒钟要对数兆字节的数据执行几十亿次的运算。而且，每秒钟要出现数千次的中断处理。处理器本身的系统结构只包含极少的片上存储器，因而，代码的数量要保持到最低限度，对时间起关键作用的运算或数据必须放到最快速的处理器内存中。这些处理器具有多条内部的和外部的总线以支持并行处理，而且，它们具有多种中断处理。传统的多线程RTOS不具备支持上述应用或系统结构的能力。 ---- Eonic公司开发的Virtuoso IDE带有专门的RTOS，能够处理DSP应用中频繁的中断及数据处理要求，并能充分地发掘DSP结构的潜力，特别是针对多处理器的应用。Virtuoso RTOS发挥DSP系统结构中固有的并行性能力，用最少的代码实现最高的硬实时性能。 ---- Virtuoso的可扩展性和可移植性使设计人员能在今日的处理器上进行设计，当下一代的处理器出现后，可以不必重新编程地转移过去。新的处理器结构总是不断地在市场上出现，它们运算速度更快，功耗更低，占用板面积更小。例如，两款新的TMS 320C6X DSP的运算能力达到TMS 320C4X DSP的六倍。利用目前很多通用RTOS采取的传统多线程技术，设计人员要想把设计移到新的处理器上去几乎就等于从头进行新的设计。Virtuoso创造性地将多线程和通信顺序处理器（CSP）多任务技术结合起来，使得设计具有增减处理器的可缩放性，而且具有在不同的处理器结构间进行100%移植的特点，不需要改变代码。 多线程异步网络服务器 ---- 像工业控制系统，高速检测系统、雷达及声纳等这一类系统中的嵌入式网络常常需要有一个对操作员的图形界面。尽管几乎所有的RTOS都提供对多处理器的某些支持，但是，在网络主机端还没有支持多任务的集成解决方案。这样一来，在任何时间只有一个应用任务可以访问外部的世界。例如，当键盘正在使用的时候，就不能同时把数据从TCP/IP网络或以太网传送给主机。这种缺陷造成系统处理器与网络主机服务器之间的数据传输率受到严重的限制，通常不超过每秒几十万字节。 ---- Virtuoso 4.2是第一个能在网络服务器上实现异步多任务的RTOS。Virtuoso利用通信顺序进程（CSP）多任务模型，允许目标任务和基于网络主机服务器的应用之间直接通信。通信的一方可以是一个Virtuoso目标任务，它利用一个通道进行通信，而通信的另一方可以是一个基于主机的应用，它利用一个文件、一个命名的管道、一个端口或一个TCP/IP套接字进行通信。网络主机服务器多任务使数据传输率提高了几个数量级。Virtuoso 4.2在网络主机服务器与应用处理器之间的数据传输率达到每秒16兆字节，比采用传统的非多任务主机/目标通信协议快50倍以上。 通过结合CSP和多线程使RTOS具有100%的可缩放 ---- 大多数实时操作系统，如pSOS、VxHz处理器的系统中，即使再增加一个处理器也会降低总的系统性能。共享存储器的另一个缺点是设计人员必须分别设计各个子应用程序，以及为系统中的每一个处理器管理存储器。简而言之，必须为系统中每一个处理器编写一个单独的程序。这种系统不能方便地增加或减少处理器。在处理器之间移动任务，或者把任务移至一个新处理器非常困难，可能产生错误的指针、过早地改写数据或者存储器碎片。如果要利用一种新的DSP系统结构，它能够以较少的DSP完成相同的工作，设计人员需要从头改写应用程序。因此，尽管应用差不多完全是用软件实现的，如果硬件发生变化，它还不能重用。 ---- 通过在同一RTOS中结合通信顺序进程（CSP）多任务模型和多线程模型，Virtuoso 4.2解决了多处理器瓶颈和可缩放性