CMOS触发器在CP边沿的工作特性研究 Research on the operating characteristics of CMOS flip-flop in the CP edges.pdfVIP

CM 0S触发器在CP边沿的工作特性研究 王接枝，熊熙烈，吕 岿，黄先恺，何锦军 (上饶师范学院物理系，江西上饶334001) 型，推导了CP边沿时间的计算公式，完善和深化了CMOS触发器动态工作电路理论。 关键词：CMOS触发器CP边沿工作特性CP边沿电路模型 对时钟脉冲(简称CP)边沿时间的要求，是触发 CP 器品质评价的重要指标之一。触发器只有在CP边沿 Q 陡峭(短的边沿时间)的条件下工作，才能保证其可 ” Q 靠性。文献[1]指出，CMOS电路的基本触发单元是由 传输门和或非门组成的主从结构，输入的数据由传 输门引导，因此，对时钟脉冲的上升时间和下降时间 就有一定的要求。但文献[1】对cMOS触发器在CP边 ，。一F=一叫‘ 沿的工作模式没有进行深入研究，留下了两个有待 1 叫1HP_一cP’ 探索的问题：一是CP边沿时间过长，触发器会出现 G5 G6 什么异常现象及为什么会出现这种现象；二是为保 G2 G4 证触发器正常工作，CP边沿时间不能超过多少，它 主触发器 从触发器 与触发器参数的关系及计算与测量方法。这些问题 CMOS 图1 D触发器 的回答都依赖于触发器在CP边沿工作特性的研究。为 CD4000系列、高速CMOS74HC和 此，采用标准CMOS TG2、TG3导通。 74HCT系列中有关型号的触发器为实验样品，观察CP 当CP 边沿时间过长时出现的异常现象，研究异常现象出现的 原因，提出CMOS触发器在CP边沿工作的电路模型，探 索触发器正常工作时CP边沿时间与触发器参数的关 器尚未形成反馈连接，不能自行保持。Q’、Q’跟随D端 系，从而使文献[1】的有关论述更加具体、深化、正确，这 对CMOS触发器的正确使用、研制和提高产品质量都有器形成反馈连接，维持原状态不变，而且它与主触发器 一定的理论指导意义。 的联系被TG，切断。 1 CMOS触发器的结构与工作原理 CMOS D触发器是主一从结构形式的一种边沿触发 器，CMOST型触发器、JK触发器、计数单元、移位单元 G。的输入电容存储效应，G。输入端电压不会立即消失， 和各种时序电路都由其组成，因此仅以CMOSD触发器 于是Q’、Q’在TG。截止前的状态被保存下来；同时由于 为例进行说明。 图1是用CMOS传输门和反相器构成的D触发器【1]【2】， 反相器G。、G：和传输门TG，、TGz组成了主触发器，反相 Q=Q’=D。 器G，、G4和传输门TG3、TG4组成了从触发器。TGt和TG3 分别为主触发器和从触发器的输入控制门。反相器G，、 一直不会改变，直到CP’下降沿到达时(即CP’跳变为0， G。对时钟输入信号CP进行反相及缓冲，其输出CP和 C