CMOS运放电路拓扑结构自动综合 Automatic synthesis of CMOS Op-amp circuit.pdfVIP

第13卷第1期 电路与系统学报 V01．13No．1 2008年2月 JIDURNALOFCIRCUITSA卜rDSYSTEMS 2008 February， 文章编号：1007-0249(2008)01—0035—05 CMOS运放电路拓扑结构自动综合★ 高雪莲， 高鹏， 刘煜峰 (华北电力大学电气与电子工程学院，北京102206) 摘要，本文提出一种新的基于生成的CMOS运放电路拓扑结构自动综合方法和模拟电路的数据阵列描述方法。 CMOS运放电路拓扑结构自动综合方法克服了基于选择的拓扑设计方法依赖设计者经验和基于生成的拓扑设计方法难 以利用电路设计成功经验的局限，从若干经验子电路结构开始运放电路自动生成，在不出现无效电路结构的前提下， 保证生成出电路拓扑结构的质量。模拟电路的数据阵列描述方法在数据阵列表述中融入成功的设计经验，能有效地解 决多端器件的电路连接问题。最后论文利用该CMOS运放电路拓扑结构自动综合方法生成两个性能特点不同的运放电 路，并对电路参数进行合理确定和spice电路仿真。 关键词。CMOS运放电路：拓扑设计；自动综合；数据阵列描述方法 中圈分类号。TN43 文献标识码tA 1 引言 相对于发展较成熟的数字电路CAD工具而言，由于模拟电路设计具有对设计者电路知识和设计 经验更加严格的要求的特点，制约了模拟电路CAD工具的发展，这又造成模拟电路设计效率低下。在系 统设计中，尽管模拟电路部分通常只占整个设计工作的10％，但是却要耗费整个设计周期90％的时间 …。目前，解决这一矛盾的有效方法就是实现模拟电路的自动综合。 模拟电路综合可分为电路拓扑结构生成(topology 工作【2，3】。其中，电路拓扑结构生成方法又可以分为基于选择的设计方法和基于生成的设计方法。 基于选择的设计思想在早期的模拟电路综合研究中已被广泛使用，并且据此发展出许多设计方法。 其基本出发点是由设计经验丰富的设计者预先设计若干经典子电路拓扑结构，并将这些拓扑结构存储 在库中。再由设计人员根据对用户性能要求逐次划分的方法设计电路。这种设计方法的优点是设计便 捷快速。缺点是设计灵活性差，设计工作主要依靠设计人员完成，设计优劣很大程度依赖设计人员的 7|， 也是从这一思路出发，在此基础上作了部分改进。 基于生成的拓扑设计方法，依据电路的设计目标，通过某种特定算法实现电路的有目的、有方向 地“生长”，最终获得满足设计要求的电路。这种设计方法是对电路的基本元件(例如晶体管)以某种 序列进行排列组合，再通过某搜索机制的计算，找出满足设计要求的基本元件序列，即待求电路拓扑 D．Lohn利用遗传算法从晶体管器件开始电路生长，经大量迭代计算，最终生 结构。例如[8]中，Jason 成满足设计要求的电路系统。[9】中给出利用两层神经网络自动生成电路拓扑结构的方法。但是这些设 计方法进行多端口器件(例如晶体管)的连接时，只能将多端口器件简化为两端口器件进行考虑，所 以难以设计复杂的电路结构，以满足用户对电路的高性能要求。已有的生成式拓扑设计方法都是以元 器件(例如n／p沟道晶体管)为最小设计单位进行电路拓扑结构生成。虽然能保证电路设计的多样性， 但也使整个设计过程必须耗费相当的时问针对某些失败电路设计进行迭代计算，直到证明该设计不能 实现用户要求为止。 本文提出一种新的基于生成的运放电路拓扑结构自动设计方法，克服基于选择的拓扑设计方法依 赖设计者经验进行拓扑结构选择和基于生成的拓扑设计方法难以利用电路设计的成功经验的局限，根 2004-12—28 ‘收藕日期t 修订日期：2008-10-23 万方数据 36 电路与系统学报 第13卷 据运放电路设计方向的指示，从若干经