CMOS集成电路闩锁效应抑制技术 Overview on the Prevention of Latch-up Effect in CMOS IC.pdfVIP

下载本文档

8
0
约 3页
2017-08-12 发布于上海
举报
版权申诉

CMOS集成电路闩锁效应抑制技术 Overview on the Prevention of Latch-up Effect in CMOS IC.pdf

1、本文档共3页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

CMOS集成电路闩锁效应抑制技术 Overview on the Prevention of Latch-up Effect in CMOS IC

第10卷，第9期电子与封装总第89期 V01．10．No．9 2010年9月 ELECTRONICSPACKAGING 固，。’鼯!-冀“，彭 CMO S集成电路闩锁效应抑制技术董丽凤，李艳丽，王吉源 (江西理工大学信．e,r程学院，江西赣州341000) 摘要：闩锁效应是CMOS集成电路在实际应用中失效的主要原因之一，而且随着器件特征尺寸越来越小，使得CMOS电路结构中的闩锁效应日益突出。文章以P阱CMOS反相器为例，从CMOS 集成电路的工艺结构出发，采用可控硅等效电路模型，较为详细地分析了闩锁效应的形成机理，给出了闷锁效应产生的三个基本条件，并从版图设计和工艺设计两方面总结了几种抑制闩锁效应的关键技术。关键词：CMOS集成电路；闩镇效应；可控硅；抑割中图分类号：TM341 文献标识码：A OverviewonthePreventionof EffectinCMOSIC Latch-up DONG Yan—li，WANG Li-feng，LI Ji-yuan and (JiangxiUniversityofScienceTechnology,Ganzhou341000，Ch／na) effectiSonemaincausethatCMOSICbecomesinvalidin asdevice of Abstract：Latch·up application，and in channelbecomessmallerand effectCMOSstructureisstandout length smaller,Latch-up increasingly．Based onCMOSinverterin structureofCMOSICale circuitmodelistookto P-well，the presented．SCRequivalent in three that and themechanismof mainconditions becomes analyze latch-updetail，gives latch-up sums叩 severalkindsof in from and keytechnologypreventionlayoutprocess． words：CMOS Key IC；latch-upeffect；SCR；prevention 对电路性能的影响将愈发明显。 l 引言 Metal一0xide‘ CMOS(Complementary 2 闩锁效应及其形成机理 Semiconductor)集成电路是目前大规模(LSI)和超大规模(VLm)集成电路中广泛应用的