Low K芯片引线键合工艺计算机仿真与参数优化 Computational Modeling and Process Parameter Optimization for Wire Bonding Technology on Low-K Wafers.pdfVIP

下载本文档

12
0
约1.38万字
约 5页
2017-08-12 发布于上海
举报
版权申诉

Low K芯片引线键合工艺计算机仿真与参数优化 Computational Modeling and Process Parameter Optimization for Wire Bonding Technology on Low-K Wafers.pdf

1、本文档共5页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

Low K芯片引线键合工艺计算机仿真与参数优化 Computational Modeling and Process Parameter Optimization for Wire Bonding Technology on Low-K Wafers

第8卷，第2期电子与封装总第58期 VoI．8．NO．2 2008年2月 ELB哪tONICSPACKAGING ，+，、／一’、／1’、／～、，—、，—、厂＼，1、h (、葑／《别≮岁}彭I、剥(点心影；圳 Low K芯片引线键合工艺计算机仿真与参数优化黄卫东 (飞思卡尔半导体中国有限公司，天津300385) K材料具有较高的脆性．在芯片封装测试过程中容易被损坏，因而Cll，low—K的结构的摘要：Low 引入对芯片的封装工艺提出了很大的挑战。文章中提出引线键合工艺中冲击阶段的近似数学模型，由计算机仿真结果证实该理论模型的合理性．通过对计算机仿真结果的分析得到优化的LowK芯片引线键合工艺参数设置范围。实验设计的优化结果表明本研究提出的计算机仿真优化方法是有效的。关键词：LowK；引线键合；有限元分析；优化中图分类号：TN305．94文献标识码：A and P唧麟Pa咖eter Mode吐ng optilIliza廿佃forW沁Bo删吨 Co唧u洲佃m W址瑙 Te曲nolID野伽Low·K HI，ANGW西慨 (肌ejc口k＆，，lfcDn幽c幻r劬f舳L以，砌彬n300385，国f懈) matIlematicaImodelis tochara删∞tlle 0fwiI．e Abstmct：舳approxjmate proposed iIllpactstage b(mdiI唱．The t11e intllecllrrent10wKwiI．e simulali伽results computer proVemodel’s训onality bondingapplication．The f研t11ecu丌entca跎arededuced tlle 0fbond optimalprocess∞tting珊ges by蛐alyzingsimulated他spon辩s ball tIlee觚tiVene髂ofmc shape．The0ptiI血蜘佗sults纳mDOE(des咖ofexperi眦nt)coIlfim optilTIi- zation inⅡlis stIldy． memodologypresented woms：Iow Key K；wi他bI∞血lg；finiteelement锄alysis；op石mi功don 具有重要意义的。引线键合通常包括连续的两个阶段：冲击阶段与 l 引言超声波键合阶段。在冲击阶段，瓷嘴引导金球以初速度为降低容性延迟与功率损耗，目前较多的IC设 cV(constantVelocity)打压在芯片铝垫上