基于FPGA的高速低资源消耗字符串匹配算法.PDFVIP

120 微电子学与计算机 2007年第24卷第 11期 基于FPGA的高速低资源消耗字符串匹配算法 黄 建，徐 晶 (华中科技大学 电子与信息工程系.湖北武汉430074 摘 要:提出一种使用半宇节比较的方法来实现宇符申匹沈，其优点是在单位面积上可以实现更多字节的高速 模式申9配，节省资源的同时可提供高速的匹配性能。通过在FPGA系统上使《用Xilinx公司的virtexn-pro界件) 的实现证明，该算法资源利用效率是每一个FPGA逻辑单元可以实现0.71个字符的匹配。间时VC配速度可以达到 最高8.5GBJso 关扭词:半宇节查找;入俊检测系统;查找表;组合逻辑:字符串9配;规则;SNORT 中圈分类号二TP393.05 文橄标识码:人 文章绪号:1000-7180(2007)11-0120-04 FPGABasedHighSpeedandLowResourceCostPattern Matching HUANGJian,XUJing (DepartmentofElectronicandInformationEngineering,HuszhongUniversityofScienceandTechnology,Wuhan 430074,China) Abstract;Inthispaper,wepresent·novelpatternmatchingimplementationwingtheHalfByteComparalors(HBC). HBCbasedpatternmatchingapproachcanincreasetheareaefficiency.Theresultshowsourimplementationachieving anareaefficiencyofmorethan0.71matched.charactersperlogiccell,andachievingathroughputofalmost8.5GRIs. Keywords;half-bytecompamtor,intrveiondetectionsystem;LUT;combinationlogic;patternmatching;rule;SNORT 1. 引言 到1比特的解码器。如果输人的4比特值等于配置 基于硬件的字符串匹配系统在并行处理上具 到半字节比较器中的数值，其输出将被拉高为有 有天生的优势(t1。但是硬件系统在设计必须考虑资 效。一个半字节比较器刚好可以被放到LUT中，每 源利用率和重配置能力。目前采用FPGA的硬件系 个字节需要两个半字节比较器，分为高4比特和低 统由于其灵活的重配置能力已被广泛应用于各种 4比特。在算法的设计中，所有字符串相同的高4比 网络安全设备。但是，FPGA同样存在着内部资源有 特值或低4比特值能被共享。 限的弊端。为了能够抵御高速发展的攻击技术， 以字符串A“BCA”为例，其ASCII码为14142 SNORT定义了越来越多的检测规则。在最新版本的 43441，如图1所示，在通常的实现中需要8个比较 SNORT(t(v2.32)中定义了多达5600条人侵特征， 器。但是通过观察可以发现这4个字符的高4比特 字符数总量超过了57000个。如果在规则匹配算法 都为相同的0x4，因此可以考虑通过一定方法莱共 实现上不提高FPGA资源的利用率，在单片FPGA 享匹配的结果。同样，低4比特的0x1也可相互共 中几乎不可能实现如此庞大的规则匹配。 享。这样字符串A“BCA的匹配就可以通过使用4 文中提出了