第二章21061结构.ppt

SHARC系列主机接口的特点 低的硬件和软件开销 提供有效的与16位和32位微处理器的接口 直接访问处理器内部的SRAM 直接访问处理器内部的IOP 寄存器 2个DMA 通道 提供握手信号HBR, HBG ADSP21061的基本系统结构 每个链路口包括4位数据线，一个双向时钟信号，一个双向确认信号。 链路口可以产生三种形式的中断： （l）DMA使能时，DMA完成后将产生一个可屏蔽中断； （2）DMA禁止时，处理器核可以对存储器映射的LBUF进行读写，当接收缓冲不空或发送缓冲不满时，就产生可屏蔽中断； （3）当外围设备访问一个未指定的链路口，或者访问一个已指定但对应LBUF被禁止的链路口时，将产生可屏蔽的LSRQ中断。 串行口（SPORT)信号 DT - 发送数据 TCLK - 发送串行时钟 TFS – 发送帧同步 DR – 接收数据 RCLK – 接收串行时钟 RFS – 接收帧同步 串行口的作用 串行口的特征 2 个独立的高速同步串行口 仅6根线与串行器件连接实现两种方式的通信 发送和接收功能相互独立 每个发送和接收串口都具有双缓冲器 带有硬件u- 和A-律压扩特性 工作速率可以达到时钟速率 中断驱动，在内核控制下单字传输从/到片内存储器 在DMA控制器控制下成批传输从/到片内存储器 多通道模式实现多处理器通信 程序自举 ADSP-2106x的内部存储器能在系统的上电复位后自举，通过：?? 8位的EPROM ?? 一个主处理器 ?? 或一个链路口 自举源选择由（ 自举存储器选择） 、EBOOT（EPROM自举）的引脚控制。 32位和16位主处理器可用来自举。 定点数乘积的饱和处理 设置饱和指令（SAT）后，当溢出（MV=1)时，乘积MR取最大值； 定点数的饱和值可以返回到MR或者Rx寄存器； 三、独立并行的计算单元 3. 移位器 移位器对32位定点数进行逻辑移位或算术移位，位段存放与提取，位清零、置位、测试、取反等操作，可以在单时钟周期里将一个字左移或右移任意位。 位操作的输入操作数总是来自40位数据寄存器的高32位，低8位被忽略。 操作数在前半个周期内传递到移位器，在后半个周期内将结果输出到数据寄存器的高32位。 移位操作中，位移量为正表示左移，为负则表示右移。 4. 程序控制器 主要用于控制程序流的执行，并为访问程序存储器提供地址 片内循环计数器和循环堆栈，控制循环间隔和评估条件指令 程序控制器中还有专门的取指寄存器、译码寄存器，实现程序的流水操作 ADSP21061内部结构框图 指令流水操作说明 地址值 指令 0X01 指令1 0X02 指令2 0X03 指令3 0X04 指令4 0X05 指令5 …... …... 周期数 取指 译码 执行 1 0X01 2 0X02 0X01 3 0X03 0X02 0X01 4 0X04 0X03 0X02 5 0X05 0X04 0X03 …... …... …... …... 地址产生器(DAG1、DAG2) 简化存储器操作 支持间接寻址 提供备用DAG寄存器 支持双数据单周期存取 支持循环寻址方式 支持位反转寻址 特点: 地址产生器构成 DAG1 指向数据存储区DM，其中 ?? 变址寄存器Ix, x=0~7 ?? 地址修改寄存器Mx, x=0~7 ?? 基址寄存器Bx, x=0~7 ?? 循环长度寄存器Lx,x=0~7 DAG2 指向程序存储区PM ?? 变址寄存器Ix, x=8~15 ?? 地址修改寄存器Mx, x=8~15 ?? 基址寄存器Bx, x=8~15 ?? 循环长度寄存器Lx,x=8~15 双数据存取 单周期内访问两个操作数 DM：data － DAG1 PM：data instruction － DAG2 当取指与取数冲突时，指令入指令缓存，下一周期再取指令 指令缓存 N： f0=f3*f4,PM(i9,m8)=f5; N+1: f0=f0*f5; N+2: f6=f6+f0; N指令执行向程序存储器存数时，N＋2条指令正在取指令————冲突 解决冲突的办法： 第一次取指冲突，必须等待一个周期，在下一个周期取出指令；指令入指令缓存，下一次出现冲突时，可并行取指和存取程序区数据。 四、 寄存器 通用寄存器 I/O处理器(IOP)寄存器 存储器映射寄存器 中断控制寄存器 通用寄存器 ?? 数据寄存器: ?? 系统寄存器 ?? 程序控制寄存器 ?? 地址产生寄存器DAG1、DAG2 ?? 总线交换寄存器PX ?? 定时器寄存器（ADSP-21065L除外） R0~R15(F0~F15),MR寄存器,计算使用 用于控制系统,具有自己的位管理单元.包括系统模式控制寄存器、状态寄存器、中断管理寄存器、用户状态寄存器