基于自适应门控时钟的cpu功耗优化和vlsi设计-东南大学学报.pdfVIP

第４５卷第２期 东南大学学报（自然科 学版 ） Ｖｏｌ．４５ Ｎｏ．２ 　 ２０１５年３月 ＪＯＵＲＮＡＬＯＦＳＯＵＴＨＥＡＳＴＵＮＩＶＥＲＳＩＴＹ（ＮａｔｕｒａｌＳｃｉｅｎｃｅＥｄｉｔｉｏｎ） 　 Ｍａｒ．２０１５ ｄｏｉ：１０．３９６９／ｊ．ｉｓｓｎ．１００１－０５０５．２０１５．０２．００４ 基于自适应门控时钟的ＣＰＵ功耗优化和ＶＬＳＩ设计 卜爱国　 余翩翩　 吴建兵　 单伟伟 （东南大学国家专用集成电路系统工程研究中心，南京２１００９６） 摘要：提出了一种ＣＰＵ的功耗优化方法，即通过自适应时钟门控来解决ＣＰＵ中由于流水线阻 塞、浮点处理器（ＦＰＵ）和多媒体协处理器空闲所导致的动态功耗浪费．首先，设计了模块级自适 应时钟门控单元，并通过芯片内部硬件电路来自动监测上述模块是否空闲，模块空闲时时钟关 闭，从而消除了不需要的时钟翻转带来的模块内部动态功耗消耗．然后，将自适应时钟门控单元 应用于国产处理器Ｕｎｉｃｏｒｅ２中，对其流水线阻塞、ＦＰＵ和多媒体协处理器空闲的产生进行功耗 优化．最后，基于ＴＳＭＣ６５ｎｍ工艺下已流片芯片的网表和寄生参数文件，通过反标芯片的波形 获得电路翻转率，并用ＰｒｉｍｅＴｉｍｅＰＸ工具进行了功耗仿真．仿真结果表明，利用本方法运行 Ｄｈｒｙｓｔｏｎｅ，Ｗｈｅｓｔｏｎｅ和Ｓｔｒｅａｍ三个典型测试程序时可获得１８％～２８％的功耗收益，其面积代价 可以忽略，并对ＣＰＵ性能没有影响． 关键词：低功耗；自适应时钟门控；流水线阻塞 中图分类号：ＴＮ４７　　文献标志码：Ａ　　文章编号：１００１－０５０５（２０１５）０２０２１９０５ ＰｏｗｅｒｏｐｔｉｍｉｚａｔｉｏｎａｎｄＶＬＳＩｄｅｓｉｇｎｏｆＣＰＵｂａｓｅｄｏｎａｄａｐｔｉｖｅｃｌｏｃｋｇａｔｉｎｇ ＢｕＡｉｇｕｏ　 ＹｕＰｉａｎｐｉａｎ　 ＷｕＪｉａｎｂｉｎｇ　 ＳｈａｎＷｅｉｗｅｉ （ＮａｔｉｏｎａｌＡＳＩＣＳｙｓｔｅｍＥｎｇｉｎｅｅｒｉｎｇＲｅｓｅａｒｃｈＣｅｎｔｅｒ，ＳｏｕｔｈｅａｓｔＵｎｉｖｅｒｓｉｔｙ，Ｎａｎｊｉｎｇ２１００９６，Ｃｈｉｎａ） Ａｂｓｔｒａｃｔ：Ａｐｏｗｅｒｏｐｔｉｍｉｚａｔｉｏｎｍｅｔｈｏｄｏｆｅｍｂｅｄｄｅｄｐｒｏｃｅｓｓｏｒｓｂａｓｅｄｏｎｓｅｌｆａｄａｐｔｉｖｅｃｌｏｃｋｇａｔｉｎｇ ｉｓｐｒｏｐｏｓｅｄ，ｗｈｉｃｈｃａｎｒｅｄｕｃｅｔｈｅｐｏｗｅｒｗａｓｔｅｃａｕｓｅｄｂｙｐｉｐｅｌｉｎｅｓｔａｌｌ，ＦＰＵ（ｆｌｏａｔｐｏｉｎｔｕｎｉｔ）ｉｄｌｅ ａｎｄｍｕｌｔｉｍｅｄｉａｃｏｐｒｏｃｅｓｓｏｒｉｄｌｅ．Ｆｉｒｓｔ，ａｎａｄａｐｔｉｖｅｍｏｄｕｌｅｌｅｖｅｌｃｌｏｃｋｇａｔｉｎｇｃｅｌｌｉｓｄｅｓｉｇｎｅｄ， ｗｈｉｃｈｃａｎｄｅｔｅｃｔａｕｔｏｍａｔｉｃａｌｌｙｗｈｅｔｈｅｒｔｈｅｓｔａｔｕｓｏｆｅａｃｈｍｏｄｕｌｅｉｓｉｄｌｅｔｈｒｏｕｇｈｏｎｃｈｉｐｈａｒｄｗａｒｅ． Ｗｈｅｎｔｈｅｍｏｄｕｌｅｉｓｉｄｌｅ，ｉｔｓｃｌｏｃｋｉｓｔｕｒｎｅｄｏｆｆｔｏｓａｖｅｔｈｅｄｙｎａｍｉｃｐｏｗｅｒｃａｕｓｅｄｂｙｕｎｎｅｅｄｅｄｃｌｏｃｋ ｔｏｇｇｌｉｎｇ．Ｔｈｅｎ，ｔｈｅａｄａｐｔｉｖｅｃｌｏｃｋｇａｔｉｎｇｃｅｌｌｉｓａｐｐｌｉｅｄｔｏａｄｏｍｅｓｔｉｃＣＰＵ（ｃｅｎｔｒａｌｐｒｏｃｅｓｓｉｎｇｕｎｉｔ） Ｕｎｉｃｏｒｅ２，ａｎｄｔｈｅｐｏｗｅｒｃａｕｓｅｄｂｙｐｉｐｅｌｉｎｅｓｔａｌｌ，ＦＰＵａｎｄｍｕｌｔｉｍｅｄｉａｃｏｐｒｏｃｅｓｓｏｒｉｄｌｅｉｓｏｐｔｉ ｍｉｚｅｄ．Ｆｉｎａｌｌｙ，ｂａｓｅｄｏｎｔｈｅｎｅｔｌｉｓｔａｎｄｐａｒａｓｉｔｉｃｆｉｌｅｓｏｆｔｈｅｐｒｅｖｉｏｕｓｌｙｆａｂｒｉｃａｔｅｄＴＳＭＣ６５ｎｍ ｃｈｉｐ，ｔｈｅｃｈｉｐｗａｖｅｆｏｒｍｉｓａｎｎｏｔａｔｅｄｔｏｏｂｔａｉｎｔｈｅｎｅｔｓ’ｔｏｇｇｌｅｒａｔｅｓ，ａｎｄｔｈｅｎｔｈｅｐｏｗｅｒｓｉｍｕｌａｔｉｏｎｓ ａｒｅｐｅｒｆｏｒｍｅｄｂｙｔｈｅＰｒｉｍｅＴｉｍｅＰＸｔｏｏｌ．Ｔｈｅｒｅｓｕｌｔｓｓｈｏｗｔｈａｔａｎａｖｅｒａｇｅｏｆ１８％ ｔｏ２８％ｐｏｗｅｒ ｒｅｄｕｃｔｉｏｎｃａ