使用CADENCE SpecctraQuest 的高速 PCB模拟实例.doc

使用CADENCE/SpecctraQuest 的高速 PCB模拟实例 广东省邮电科学院 张 君 ? 我们用Specctraquest主要是对PCB中的关键信号做模拟，确保制版后的信号完整性和高质量。在模拟中，我们都使用频率为67.5MHZ,板阻抗为75欧姆，用Pulse信号作触发，占空比为50%。 1．保证关键信号的完整性，尽可能减少反射噪声，选择正确的匹配阻抗。 所用芯片PM3380，通过一组总线与驱动芯片74LVTH162244相连（见图一）。为了保持信号的质量与完整性，我们要用阻抗匹配的方法。已知PM3380这组总线的输出阻抗有42欧姆，我们的板上阻抗为75欧姆，那么我们应用33欧姆的外接阻抗，为了验证一下PM3380的输出阻抗是否对及为了保证信号质量，我们分别把外接阻抗设为33欧姆和任意其他值（如忽略PM3380的输出阻抗，设外接阻抗为75欧姆），用Specctraquest进行仿真，看是否如此。结果见图二和图三。 ? 图一 PM3380与74LVTH162244的连接原理 ? ? 图二 用33欧姆的外接匹配阻抗的仿真结果 蓝色---driver 红色---receiver ? 图三 用75欧姆的外接匹配阻抗的仿真结果 蓝色---driver 红色---receiver 信号的频率为67.5MHZ，用Pulse信号作触发。由图可见，在图二中的红色波形为接收端信号，为U66的脚43，蓝色为驱动信号，为U27的脚K4。由图中可见，有了正确的外接匹配阻抗,接收端的信号在高电平及低电平的维持阶段，信号非常平稳，而且它在高电平及低电平的切换处，拉升/降了原信号，使得提前进入电平切换，增加了信号的稳态时间，信号的上升/下降沿也比较平稳，信号质量很好。 相比之下，图三的信号质量就大不如图二。由于外接阻抗不匹配，使得存在很大的反射噪声及其他问题，电平切换有很大的延迟，在上升沿有1.18ns的延迟，而且在高电平及低电平的维持阶段，信号不平稳，上升/下降沿的切换时间很长，对74LVTH162244后面驱动出的信号有很大的影响，不能保证后面的信号作用。 所以应选择33欧姆的外接阻抗。 ? 2．模拟真74LVTH1622244的驱动能力 ? 我们本来是想设计成一个74LVTH1622244驱动二个74LVTH1622244的输出，但又担心74LVTH1622244的驱动能力，所以想用Specctraquest 先来模拟一下。原理图 见上图四。 ? 图四 一个74LVTH1622244驱动二个74LVTH1622244原理图 ? ? ? ? ? ? ? ? 图五 一个74LVTH1622244驱动二个74LVTH1622244模拟结果 蓝色---driver 红色，绿色----receiver ? ? 图六 一个74LVTH1622244驱动一个74LVTH1622244模拟结果 蓝色---driver 红色---receiver 在图五中我们看到U71和U70的接收端信号在高电平的维持阶段信号不平稳，信号质量不好，上升/下降沿的时间太长，应放弃这种设计。而我们改用一个74LVCTH1622244驱动一个74LVCTH1622244，见图六，信号质量非常好，在电平的稳态信号很平稳。虽然在低电平的维持阶段有下过冲，但对信号确认没有影响，还是比较理想的波形。 在实际中，我们也曾尝试用一个74LVTH1622244驱动二个74LVTH1622244，但驱动出来的信号质量太差，后面的芯片认不到信号中带的信息，芯片工作不起来。 ? 3．传输延迟（Propagation delay） 对有些高频总线信号，我们要求总线信号中的每个信号尽可能地保持同一传输延迟，这就要求我们在PCB布线时保持长度一致，但总是不可能完全一致，有差别。我们就用Specctraquest分析一下完成布线后的PCB这组总线的信号延迟问题，我们要求最快与最慢之差最多不超过0.2ns。我们用Specctraquest分析得出结果如下。 ? *********************************************************************************************************** Delays (ns) (Typ FTSMode) *********************************************************************************************************** XNet