微机原理与接口分析 第6章.ppt

第 6 章 微处理器 8086 的总线结构和时序 存储器和I/O设备通过接口电路连接在系统总线上。 总线控制逻辑：微处理器级总线和系统级总线之间的接口逻辑电路。 总线控制逻辑中的驱动器和接收器是为了提高总线的驱动电流的能力和承受电容负载的能力。 6.1 8086 系统总线结构 6.2 8086 系统总线时序 特别需要指出，仅当BIU需要填补指令队列的空缺， 或者当EU在执行指令过程中需要申请一个总线周期时，BIU才会进入执行总线周期的工作状态。 在两个总线周期之间，可能出现一些没有BIU活动的时钟周期T1，处于这种时钟周期中的总线状态被称为空闲状态，或简称T1状态。图6.9 给出了典型的总线周期序列。 6.2.1 最小方式系统总线周期时序 1. 读总线周期和写总线周期 图 6.10 为 8086 最小方式时读和写总线周期时序图。 在读总线周期或写总线周期中，可利用READY信号产生电路产生READY信号并经 8284同步后加到CPU的READY线上，使CPU在T3和T4之间插入一个或几个TW状态，来解决CPU与存储器或外设之间的时间配合。 * 6.1 8086 系统总线结构 6.2 8086 系统总线时序 第 6 章 微处理器 8086 的总线结构和时序 返回主目录 微处理器的外部结构表现为数量有限的输入输出引脚，这些引脚构成了微处理器级总线。 微处理器通过微处理器级总线和其它逻辑电路连接组成主机板系统，形成系统级总线，简称系统总线。  CPU和总线控制逻辑中信号的时序是由系统时钟信号控制的。 总线周期：8086 CPU通过总线对存储器或I/O接口进行一次访问所需的时间， 基本的总线周期包括 4 个时钟周期。 本章重点讨论 8086 最小方式系统和最大方式系统中系统总线的结构和时序。 8086 微处理器为 40 条引脚的双列直插式封装。采用分时复用的地址/数据总线，因而部分引脚具有两种功能。8086 微处理器有两种工作方式： 最小方式。用于由单微处理器组成的小系统，在这种方式中，由 8086 CPU直接产生小系统所需要的全部控制信号。 最大方式。8086 CPU不直接提供用于存储器或I/O读写的读写命令等控制信号，而是将当前要执行的传送操作类型编码为 3 个状态位输出，由总线控制器 8288 对状态信息进行译码产生相应控制信号。 图 6.1 给出了 8086 引脚图。下面先说明 8086 在两种工作方式下公用引脚的定义，然后按工作方式介绍其它引脚的定义和系统总线结构。 6.1.1 两种工作方式公用引脚定义 引脚构成了微处理器级总线，引脚功能也就是微处理器级总线的功能。在 8086 CPU的 40 条引脚中： 引脚1 和引脚 20(GND)为接地端； 引脚 40(VCC)为电源输入端，采用的电源电压为+5 V±10%； 引脚 19(CLK)为时钟信号输入端。时钟信号占空比为 33%时是最佳状态。最高频率对 8086 为 5 MHz， 对 8086—2 为 8 MHz，对 8086—1为 10 MHz。 其余 36 个引脚按其功能来分，属地址/数据总线的有 20 条引脚，属控制总线的有 16 条引脚。 1. 地址/数据总线 8086 CPU有 20 条地址总线，16 条数据总线。为减少引脚，采用分时复用方式，共占 20 条引脚。 AD15~AD0(输入/输出，三态)为分时复用地址/数据总线。 当执行对存储器读写或在I/O端口输入输出操作的总线周期的T1状态时，作为地址总线输出A15~A016位地址，而在其它T状态时，作为双向数据总线输入或输出D15~D016位数据。 A19/S6#, A18/S5#, A17/S4和A16/S3(输出，三态)为分时复用的地址/状态信号线。 2. 控制总线 控制总线有 16 条引脚。其中引脚 24~31 这 8 条引脚在两种工作方式下定义的功能有所不同。 两种工作方式下公用的 8 条控制引脚有： 1) MN/MX (输入) 工作方式控制线。 接+5 V时，CPU处于最小工作方式； 接地时，CPU处于最大工作方式。 2) RD (输出，三态) 读信号，低电平有效。RD信号有效时表示CPU正在执行从存储器或