模块化的时序逻辑电路.ppt

Digital Logic 例2 采用“同步置数法”，用74161构成十进制加计数器 0000 0001 0100 0011 0010 1001 1000 0111 0110 0101 1101 1100 1011 1010 1111 1110 Q0 Q1 Q2 Q3 D0 D1 D2 D3 74161 EP ET CO LD RD 1 1 CP 1 0 0 0 0 1 0 0 1 0 0 0 0 0 思考：校验一下能否自启动 N进制计数器 Digital Logic 1.确定计数器的状态转换图； 构成N进制计数器步骤： 2.根据计数器的初态确定并行数据输入端的连接； 3.根据计数器的终态确定与非门输入端的连接。 N进制计数器 Digital Logic 另一种接法： 0111 0110 1111 1110 1101 1000 1001 1010 1011 1100 Q0 Q1 Q2 Q3 D0 D1 D2 D3 74161 EP ET CO LD RD 1 1 CP 1 1 0 1 1 0 CP 1 1 1 1 0 N进制计数器 Digital Logic 例3 试用两片74161构成100进制计数器 方法一： 1 1 1 1 0 0 0 0 Q0 Q1 Q2 Q3 D0 D1 D2 D3 74161 EP ET CO LD RD Q0 Q1 Q2 Q3 D0 D1 D2 D3 74161 EP ET CO LD RD CP 1 1 1 1 CP CP 先用两片74161构成256进制计数器，然后再用“同步置数”法构成100进制计数器。 N进制计数器 Digital Logic 1 1 1 1 0 0 0 0 Q0 Q1 Q2 Q3 D0 D1 D2 D3 74161 EP ET CO LD RD Q0 Q1 Q2 Q3 D0 D1 D2 D3 74161 EP ET CO LD RD CP 1 1 1 1 CP CP 1 1 方法二：通过串行进位的方法构成256进制计数器，再用“同步置数” 法构成100进制计数器。 N进制计数器 Digital Logic 方法三：当M可分解成N1和N2时，可将两个计数器分别接成N1进制计数器和N2进制计数器，然后再将两个计数器级联起来。因此，100进制计数器可由两个10进制计数器级联而成。 Q0 Q1 Q2 Q3 D0 D1 D2 D3 74161 EP ET CO LD RD 1 1 CP 1 0 0 1 1 Q0 Q1 Q2 Q3 D0 D1 D2 D3 74161 EP ET CO LD RD 1 0 0 1 1 1 CP CP N进制计数器 BYE Digital Logic 模块化的时序逻辑电路 Digital Logic 寄存器用于寄存一组二值代码，广泛地用于数字系统和数字计算机中。 寄存器一般用D触发器构成。 寄存器主要分并行寄存器和移位寄存器 两种。 一、什么是寄存器？ 二、 寄存器的构成 三、寄存器的分类 寄存器(Register) Digital Logic 具有清零功能的4位并行输入并行输出寄存器： 0 →1 →0 →0 →0 →0 1 0 1 1 →1 →0 →1 →1 只有CP脉冲的上升沿到来后，数据才能存入寄存器。 并行寄存器 Digital Logic 一、右移寄存器 （1）用D触发器（也可用JK触发器） （2）驱动方程 D0=DIR D1=Q0 D2=Q1 D3=Q2 （3）逻辑电路图 1D C1 FF0 1D C1 FF1 1D C1 FF2 1D C1 FF3 Q1 Q2 Q3 Q0 CP DIR 思考：用JK触发器如何实现上述电路？ 串行数据 输入端 移位寄存器 Digital Logic （4）动作特点 设移位寄存器的初始状态Q0Q1Q2Q3=0101，DIR的输入为1。 0 1 0 1 Q1 Q2 DIR Q3 Q0 1 1 0 1 0 1 溢出 在CP脉冲作用下，数据右移一位。 移位寄存器 Digital Logic （5）工作波形 设移位寄存器的初始状态Q0Q1Q2Q3=0000，DIR的输入代码为1011(假设左边先进入)，请画出各触发器输出端在移位过程中的波形。 t t t Q0 Q1 Q2 Q3 0 0 0 0 t 0 0 0 0 1 0 1 0 1 0 0 0 0 1 0 0 1 0 1 1 DIR CP 0 t 0 t 1 1 0 1 移位寄存器 Digit