基于FPGA的DDR2 SDRAM数据存储研究.pdfVIP

第27卷 第2期 贵州大学学报(自然科学版) Vo1．27 No．2 2010年 4月 JournalofGuizhouUniversity(NautralSciences) Apr．2010 文章编号 1000—5269(2010)02—0070一o4 基于 FPGA的DDR2SDRAM 数据存储研究 向兴富 ，袁玉群，谭亚军 (贵州大学电子科学系贵州省微纳电子技术重点实验室，贵州 贵阳550025) 摘 要：DDR2SDRAM具有存取速度快，容量大等特点，它在 内存、显存及数据暂存方面有着广 泛的应用。本文基于XilinxVinex5Fx70TFPGA对 DDR2SDRAM数据存取做 了较为详细的探 讨，希望对相关设计人员有一定的参考价值。 关键词：DDR2；chipscope；FPGA；集成电路 中图分类号：TN402 文献标识码 ：A 为了满足人们对大量信息的获取、分析、交流 部总线的速度读／写数据，并且能够以内部控制总 和存储的需求，传统的集成电路设计技术已无法满 线4倍的速度运行。 足性能日益提高的整机系统的要求。而可编程逻 DDR2SDRAM器件使用 DDR架构实现高速 辑器件(FPGA／CPLD)由于其固有的特性，正好弥 运行 ，存储器使用此控制器提供的差分时钟，命令 补这方面的需求。FPGA的一个特点是可以支持 在时钟 的每个正边沿寄存。双向数据选通脉冲 多种通信协议和接口标准，并可以随着协议的演变 (DQS)与接收端中的用于采样的数据一起传输， 而改变功能，开发周期短。由于半导体技术的发 在读取期间由DDR2SDRAM器件传输，在写人期 展，其工艺水平已经达到 65nm，45nm(Xilinx的 间由控制器传输。DQS与用于读取的数据边沿对 Virtex5和 Virtex6工艺水平分别达到 65nm和 准，与用于写入的数据中心对准。 40nln)，FPGA芯片的集成度成倍提高，时钟频率 对 DDR2SDRAM器件的读取和写入访问为 已经达到数吉赫兹。 突发式，访问以激活命令寄存开始，然后是读取或 数据采集系统采样频率的不断提高对数据存 写人命令。在激活命令下寄存的地址位用于选择 储也提出了越来越高的要求，高速采样和大容量持 要访问的组和行。在读取或写入命令下寄存的地 续存储已经成为存储领域的一个发展方向，并且已 址位用于为突发访问选择组和起始列位置。 经广泛应用于高速数据采集系统和存储系统中。 2 DDR2SDRAM控制器的实现 本文主要讨论的是 DDR2的核心控制部分，利用 DDR2SDRAM继承了DDR高速运行的优点， 256MDDR2芯片MT4HTF3264HY一66703做存储 以及在时钟上升沿和下降沿数据传输的特性，并且 芯片，基于Xilinx的ML70TVirtex5FPGA作为开 DDR2SDRAM在数据传输率、延时、功耗等方面有 发平台实现了DDR2SDRAM的数据存储，并通过 显著提高。这些性能的提高源于ODT(Onchipter． 在线逻辑分析仪分析了数据存储的正确性。 mination)、OCD(Offchipdriver)、FBGA封装等新 1 DDR2SDRAM概述 技术 。 DDR2(DoubleDataRate2)SDRAM器件是由 2．1 DDR2系统架构功能定义 JED