减少容孔刻蚀对衬底的损伤能够有效地改善DRAM保持特性研究.pdfVIP

SGNEC 减少容孔刻蚀对衬底的损伤， 能够有效地改善D7.保持特性 石振东，柳国华 首钢日电电子有限公司扩散部100041 卿 lvnrds:DRAM,Hold,Damag 肠 stract DRAM是靠存储电容(StorageCapacitor)来存储信息的。存储电容通过接触孔 (CapacitorContact.以下简称容孔)与晶体管的源或漏相连，形成写入读出通道(access path)。在利用等离子刻蚀工艺打开电容接触孔过程中，由于离子的轰击对衬底(substrate) ， 造成的晶格损伤((damage)将会加速存储电荷的泄漏，从而影响电容的保持特性。本文叙述 了SGNEC在制造4MDRAM的过程中，通过减少容孔的过刻蚀(overtch)而获得的保持时间延 长效果 。并且对改善机理进行了讨论。 Introduction DRAM(DynamicRandomReadOnlyMemory)即动态随机存储器，所谓动态，就是为保持 存储信息，每隔一定的周期要对所有的单元(memorycell)进行刷新(Self-refresh).在刷 新周期到来之前，存储单元必须保持正确的电平状态，我们将存储单元能够保持正确电平 状态的时间称之为保持时间。通常延lc存储电容的保持时间有两种主要途径:增大电容量 (capacitance)与减少电荷泄漏(leakage), Figure1:SGNEC4MDRAM存储电容断面结构 DIGI9 w 口刘U叭e D1口italLine 一 ， Cap.Poly WORD 介质暇二s训 StackPoly GatePoly 1/ZVcc C即 Con 增大电容能够增加存储的电荷量:减缓泄漏同样能延长保持时间。而电荷泄漏的通道 主要是由于电容介质膜(dielectricfilm)穿通引起的极板间的泄漏以及由堆栈多晶电极向 衬底的泄漏。 348- SGNEC 1.增大电极面积 2.采用k值大的介质膜 3.缩小电极间距 (dielectricconstant) 结构的改进: trench 1 stack SiN(k值:-7) 介质膜厚: 1 1 81A-6