高速数字电路的抗干扰设计.doc

高速数字电路的抗干扰设计 摘要：本文针对数字电路形成干扰的基本原因和抗干扰设计的基本原则，阐述了在硬件和软件上如何抑制干扰的常用措施，着重从干扰的来源、传播路径以及电路中的自身器件的抗干扰方面进行介绍，并提出提高敏感器件抗干扰性能的常用方法，最后针对一个实际的应用电路给出了抗干扰的具体设计方案。 关键词：数字电路 ；抗干扰；传播路径；硬件；软件；敏感元件 The Anti-interference Design Of High-Speed Digital Circuit Abstract: This article forms the disturbance in view of the digital circuit the basic reason and the anti-jamming design basic principle, elaborated how suppresses the disturbance on the hardware and software the commonly used measure, emphatically from in the disturbance origin ,the path of propagation as well as the electric circuit own component anti-jamming aspect carries on the introduction, and proposed the enhancement sensitive component resistance to interference commonly used method, finally aimed at an actual application electric circuit to produce the anti-jamming concrete design proposal. Key Words: digital circuit； anti-jamming ；transmission route； hardware；software；sense organ 1引言 随着电子技术的迅速发展，数字电路在电子技术中得到了广泛应用。当一个实际的数字电路功能模块确定之后，在实验调试过程中常常会遇到一些不容易解决的干扰问题，而这些干扰往往对电路的性能会产生严重的影响。所以在设计数字电路时，就应该充分考虑到电路的抗干扰能力，尽量避免在电路设计完成后再去进行抗干扰的补救措施，因此，在电路的设计中加以重视、添加辅助电路,可使干扰的危害尽可能降到最低限度。 数字电路的抗干扰措施有硬件措施和软件措施。硬件措施如果得当，可将绝大部分干扰拒之门外，但仍然会有少数干扰进入微机系统，故软件措施作为第二道防线必不可少，应该说一个成功的抗干扰系统是由硬件和软件相结合构成的。 2 高速数字电路中的干扰及其影响 2.1 干扰对高速数字电路的影响 2.1.1 什么是高速数字电路 一般来说，高速数字电路有两个方面的含义： （1）设计电路的频率高 如果数字逻辑电路的频率达到或者超过50MHZ，而且工作在这个频率之上的电路占到了整个电路系统一定的分量（比如1/3），就称为高速数字电路。如果系统中仅仅有系统时钟等极少数信号工作。在这样高的频率下，那么它仍不属于高速数字电路。 （2）设计电路中的数字信号跳变很快 信号的传递发生在信号状态改变的瞬间，如上升或下降时间通常约定是当数字信号上升或下降时间小于信号周期的5％称之为数字电路。 2.1.2 干扰对高速数字电路的影响 数字电路采用的逻辑元件均有各自的阈电平和与他相对应的噪声容限，所以，只要外界干扰不超过逻辑元件的噪声容限，就不会影响系统的工作状态，整个系统仍能正常工作。但是，如果侵入系统的干扰超过逻辑元件的噪声容限值。则该噪声被逻辑元件放大整形，成为使系统产生误动作的重要因素。不仅如此，如果误动作致使触发器和存储器的信息改变，即使干扰消失，也不会恢复至原工作状态。如果程序在执行过程中受到干扰或地址线受到干扰，也会失去控制功能，造成程序失控，使系统落入预料不到的运行状态，即工作人员常说的：“死机”或“跑飞”。这就是说外部（内部）干扰对数字系统的影响使非过渡性的，一旦造成影响，干扰源即使消失，或者排除，系统也不能恢复原来的工作状态。 2.2 形成干扰的基本要素 （1） 干扰源：指对整个电路系统的工作产生干扰的元件、设备或信号,其在工作过程中会形成大的突变电压或突变电流。如:雷电、继电器、可控硅、电机、高频时钟发生器等都可能成为干扰源。 （2）传播路径: 即干扰源到易感元件之间的传播路径。典型的干扰传播路径是