数字电子技术基础实验指导书终极版.doc

实验九 触发器及其应用 一、实验目的 掌握基本RS、JK、D和T触发器的逻辑功能。 掌握集成触发器的使用方法和逻辑功能的测试方法。 熟悉触发器之间相互转换的方法。 二、实验原理 触发器具有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存贮器件，是构成各种时序电路的最基本逻辑单元。 1．基本RS触发器 图9-1为由两个与非门交叉耦合构成的基本RS触发器，它是无时钟控制低电平直接触发的触发器。基本RS触发器具有置“0”、置“1”和“保持”三种功能。通常称S为置“1”端，因为S=0时触发器被置“1”；R为置“0”端，因为R=0时触发器被置“0”，当S=R=1时状态保持。 基本RS触发器也可以用两个“或非门”组成，此时为高电平触发有效。 图9-1 基本RS触发器 2．JK触发器 在输入信号为双端的情况下，JK触发器是功能完善、使用灵活和通用性较强的一种触发器。本实验采用74LS112双JK触发器，是下降边沿触发的边沿触发器。引脚功能及逻辑符号如图9-2所示。 图9-2 74LS112双JK触发器引脚功能及逻辑符号 JK触发器的状态方程为 Qn+1=JQn+KQn J和K是数据输入端，是触发器状态更新的依据，若J、K有两个或两个以上输入端时，组成“与”的关系。Q 与Q 为两个互补输出端。通常把Q=0、Q=1的状态定为触发器“0”状态；而把Q=1，Q=0定为“1”状态。 后沿触发JK触发器的功能表如表9-1所示。 JK触发器常被用作缓冲存储器，移位寄存器和计数器。 CC4027是CMOS双JK触发器，其功能与74LS112相同，但采用上升沿触发，R、S端为高电平有效。 3．D触发器 在输入信号为单端的情况下，D触发器用起来最为方便，其状态方程为 Qn+1=Dn 其输出状态的更新发生在CP脉冲的上升沿，故又称为上升沿触发的边沿触发器，触发器的状态的只取决于时钟到来前D端的状态，D触发器的应用很广，可用作数字信号的寄存，移位寄存，分频和波形发生等。有很多种型号可供各种用途的需要而选用。如双D（74LS74，CC4013），四D（74LS175，CC4042），六D（74LS174 CC14174），八D（74LS374）等。图9-3为双D74LS74的引脚排列和逻辑符号。其功能表如表9-2。 表9-1 输 入 输 出 SD RD CP J K Qn+1 Qn+1 0 1 × × × 1 0 1 0 × × × 0 1 0 0 × × × φ φ 1 1 ↓ 0 0 Qn Qn 1 1 ↓ 1 0 1 0 1 1 ↓ 0 1 0 1 1 1 ↓ 1 1 Qn Qn 1 1 ↑ × × Qn Qn 注：×——任意态；↓——高到低电平跳变 Qn（Qn）——现态；Qn+1（Qn+1）——次态 φ——不定态 触发器之间的相互转换 表9-2 表9-3 输 入 输 出 SD RD CP D Qn+1 Qn+1 0 1 × × 1 0 1 0 × × 0 1 0 0 × × φ φ 1 1 ↑ 1 1 0 1 1 ↑ 0 0 1 1 1 ↓ × Qn Qn 输 入 输 出 RD SD CP T Qn+1 0 1 × × 0 1 0 × × 1 1 1 ↓ 0 Qn 1 1 ↓ 1 Qn 在集成触发器的产品中，每一种触发器都有自己固定的逻辑功能。但可以利用转换的方法获得具有其它功能的触发器。例如将JK触发器的J、K两端连在一起，并认它为T端，就得到所需的T触发器。如图9-4（a）所示，其状态方程为 Qn+1=TQn+TQn T触发器的功能表如表9-3所示。 图9-3 74LS74引脚排列及逻辑符号 由功能表可见，当T=0时，时钟脉冲作用后，其状态保持不变；当T=1时，时钟脉冲作用后，触发器状态翻转。所以，若将T触发器的T端置1，如图9-4（b）所示，即得T，触发器。在T，触发器的CP端每来一个CP脉冲信号，触发器的状态就翻转一次，故称之为反转触发器，广泛用于计数电路中。 （a） T触发器 （b） T，触发器 图9-4 JK触发器转换为T