第一讲——高速设计方法.pdfVIP

高速电路设计方法 板级高速设计领域 High Speed System Design High Speed FPGA Complex High Speed Ultra High Speed Mixed Signal Design PCB Design Serial Link Design and Power Design 板级高速电路设计主要包括以下几个方面： 1.高速的FPGA设计 如FPGA输入、输出时序的约束、管脚分配、I/O Buffer选择等， 另外目前很多高端的FPGA都集成了高速的SERDES以及高速总线接口 需要FPGA和PCB协同设计。 2.复杂的高速PCB设计 如器件封装选择、板材的选择、叠层设计、芯片之间互连的拓扑 方案确定、时序设计、端接措施等方面。 3.高达数GHz的高速串行总线的设计 随着对总线带宽和速度的要求越来越高，出现了高速串行总线， 主要应用在板间互连、乃至机框系统互连。 4.数/模混合电路设计以及电源系统设计 如带有A/D、D/A器件或带有外部敏感量输入的系统，在设计数模混 合系统时，要主要尽量减少数模之间的耦合干扰，合理分割电源和 地平面。 高速电路设计的挑战 复杂高速硬件系统设计的快速收敛。 严格的整机可靠性指标：EMC/EMI、ESD、 环境试验等。 功能实现的基础上，性能指标的竞争是 重点。 系统的复杂性不断上升：速度、密度、 混合电路、自研芯片。 团队的设计水平。 随着速度的越来越高，高速电路设计也越来越富有挑战性，主要面对如下几方面的 挑战： 1. 复杂高速硬件系统设计的快速收敛 通信行业激烈的市场竞争要求产品的开发周期越来越短，成本越低越好，因此需 要减少设计的反复次数，尽量做到“right the first time”，从而缩短研发周期降低成 本。 2. 严格的整机可靠性指标：EMC/EMI 、ESD 、环境试验等 国际和国内标准都对可靠性指标制定了相应的标准，可以说满足EMC、安规等要 求也是打开国际市场的“钥匙”之一。随着系统和单板的日益复杂，那么以往的解 决可靠性问题的手段（即往往在产品基本完成之后才想起进行可靠性实验，并修 修补补试图通过可靠性实验）显然已经无法满足时间和成本的要求。为了达到可 靠性要求，必须严格控制产品开发的各个环节，如将信号完整性分析纳入系统划 分规划阶段以有效保证可靠性指标。 3. 功能实现的基础上，性能指标的竞争是关键。 功能的实现不代表性能可以提高上去。如何让器件发挥最大的性能，也成为高速 设计的重点。设计水平的竞争已从功能实现转向性能指标。 4. 现代通信系统的复杂性不断上升。 高速、高密度、高集成度、数模混合电路，甚至有ASIC 、FPGA等自研芯片在同一 个系统中工作，同时又要保证系统的稳定，这些都使得现代通信系统越来越复杂。 5. 整体设计水平的提高。 性能稳定的产品线要求设计团队的作为一个整体技术在一个较高的水平上，这样 就对公司如何提高整个团队的设计水平提出了的要求，这就需要一个种体系化的 设计方法。 高速电路设计的复杂性 系统、板级、封装、芯片相互影响。 数字信号需要从模拟角度研究其特性。 信号完整性、电源完整性、数模干扰、 EMC/EMI 等相互关联。 信躁比和时序的不确定性成为设计瓶颈。 隐含的原理图发挥作用。 前面已经提高系统越来越复杂，那么高速电路设计的复杂性具体体现在哪些方面呢？ 1. 系统、板级、封装、芯片相互影响，不能孤立考虑 从系统设计一开始就应该考虑到信号完整性、电源完整性、EMC等问题，并从芯 片