宽带跳频频合器关键指标的分析、仿真与实现.docVIP

宽带跳频频合器关键指标的分析、仿真与实现.doc

  1. 1、本文档共9页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
宽带跳频频合器关键指标的分析、仿真与实现   摘 要:跳频通信是通信抗干扰的重要措施,跳频频率源是实现跳频通信的核心部件之一,低相位噪声和快速的频率转换锁定时间是跳频频率源的主要指标。总结了在宽带跳频频合器的设计中对相位噪声和锁定时间的分析方法和仿真结果,并采用基于DDS+PLL技术的AD9956芯片,制作了S波段宽带跳频频合器,实现了宽频带、低相位噪声和快速锁定性能。   关键词:锁定时间;DDS;PLL;频合器   中图分类号:TN743 文献标识码:B 文章编号:1004373X(2008)1501404      Analysis and Realization of Solution for Broad Band Frequency Hopping Synthesizer   GOU Liang??1,YING Luqu??2,LIU Yue????1??,XU Zhiping??2   (1.Institute of Communication Engineering,PLA University of Science Technology,Nanjing,210007,China;   2.Unit 96275 of PLA,Luoyang,471003,China)   Abstract:FH(Frequency-Hopping) communication is a very important method of anti-jamming.The FH frequency synthesizer is one of the kernel component that is used to realize FH communication.The low phase noise and fast frequency switch lock time are the most important target of FH frequency synthesizer.This paper summarizes the analytical method and simulation results in our design process about wide band FH synthesizer.Using DDS chip of AD9956 which is based on the DDS/PLL technology to fabricate a wide band FH synthesizer in S band and realize the performance of wide band,low phase noise and fast lock.   Keywords:lock time;DDS;PLL;synthesizer      跳频通信技术是一种扩频技术,也是最常用的一种扩频抗干扰技术,通过载波频率在一定的范围内按某种序列进行跳变,使信号频谱得以扩展,以抑制信道中的干扰[1]。跳频频率合成器是实现跳频通信的核心部件,它直接关系到跳频通信的性能,其主要指标有相位噪声、锁定时间、跳频带宽、频率数目等,其中又以相位噪声和锁定时间最重要,他们直接关系到跳频系统通信质量和抗干扰能力。      1 锁相环频合器相位噪声的分析      1.1 锁相环(PLL)频合器各功能部件相位噪声的估算   PLL频合器各功能部件对相位噪声均有贡献。分析和估算各部件对总相位噪声影响的方法是利用锁相环线性时不变模型,把各个功能块看成无噪声,并将噪声信号加到PLL各功能块的求和节点,如图1所示。假定各噪声源是独立的,先求出每一部件在输出端的相位噪声,再利用叠加法确定PLL频合器输出端总的相位噪声,且在求某一噪声源影响时,令其他噪声源输出为零。各部件在输出端相位噪声是通过各自的传递函数来求得的。如设某一相位噪声源为?Е摘???nX ??,输出相位噪声为φ??o(s),则φ????nX ??到输出端的传递函数为:?ИИ?H????nX??(s)=φ??o(s)/φ????nX??(s)(1)?Ив忠蛭?闭环传递函数与正向增益??G??+、反馈增益G??-的关系为H(s)=G??+/(1+G??+G??-),?г蚴?(1)又可表示为:?И?H????nX??=G????+nX??1+G????+nX??G????-nX??(2)?И?式中??G????+nX??、G????-nX???Х直鹗窍喽愿迷肷?源的正向增益和反馈增益。由式(2)可得图1中各部件的相位噪声传递函数列于表1。表1同时给出了相对某一噪声源减小相噪的措施,可看出压控振荡器的相位噪声传递参数具有高通特性,而其他各

文档评论(0)

heroliuguan + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

版权声明书
用户编号:8073070133000003

1亿VIP精品文档

相关文档