第六章 同步时序逻辑电路03.ppt

* * * * * * * * 写出次态方程和驱动方程 * * 写出次态方程和驱动方程 * * 写出次态方程和驱动方程 * * 写出次态方程和驱动方程 * * 画逻辑图 输出方程： 驱动方程： * * 本节小结： 时序电路的特点是：在任何时刻的输出不仅和输入有关，而且还决定于电路原来的状态。为了记忆电路的状态，时序电路必须包含有存储电路。存储电路通常以触发器为基本单元电路构成。 时序电路可分为同步时序电路和异步时序电路两类。它们的主要区别是，前者的所有触发器受同一时钟脉冲控制，而后者的各触发器则受不同的脉冲源控制。 时序电路的逻辑功能可用逻辑图、状态方程、状态表、卡诺图、状态图和时序图等6种方法来描述，它们在本质上是相通的，可以互相转换。 　　时序电路的分析，就是由逻辑图到状态图的转换；而时序电路的设计，在画出状态图后，其余就是由状态图到逻辑图的转换。 * * 【例4】设计一个串行“8421”BCD码的误码检测器。其功能是：“8421”BCD码以高位在先、低位在后的次序串行地加到电路的输入端。电路每接收一组代码(4位二进制码)，即在收到第4位代码时判断一下，如果这组代码不是“8421”BCD码(“1010”~“1111”)，则电路的输出为“1”，否则电路的输出为“0”。此后，电路继续接收第二组代码。相邻两组代码之间不重叠，也没有任何比特的空隙。请建立该检测器的原始状态图和原始状态表。 (1)分析 输入变量：X为串行输入BCD码。 输出变量：Z代表误码检测输出，若输入不是“8421”BCD码，则Z=1；否则，Z=0。 (2)确定电路类型 采用摩尔型的时序电路来实现“8421”BCD码误码检测器。 同步时序电路设计举例 * * (3)状态设置 先假设一个初始状态S0，表示此时电路还未收到第1位（比特）代码，当然在此状态下电路的输出Z=0。然后再采用边分析边补充必要状态的方法来构建原始状态图。 (4)画状态图列状态表 * * 1 S0/0 X Sn/Z 0 S3/0 1 S4/0 0 S1/0 1 S2/0 0 S7/0 S8/0 1 0 S6/0 1 S5/0 0 S9/0 0 S10/0 1 S11/0 0 S12/0 1 S13/0 0 S14/0 1 0 1 S15/0 ╳ ╳ ╳ ╳ ╳ S16/1 ╳ ╳ ╳ * * * * * * 通过隐含表最终确定这是最简状态表。 * * * * * * 列输出Z的卡诺图(K图)。 * * 列输出Z的卡诺图(K图)。 * * 列输出Z的卡诺图(K图)。 * * 列输出Z的卡诺图(K图)。 * * 列输出Z的卡诺图(K图)。 * * 列输出Z的卡诺图(K图)。 * * 列输出Z的卡诺图(K图)。 所以输出方程： * * 列次态Q3n+1Q2n+1Q1n+1Q0n+1卡诺图(K图)。 * * 列次态Q3n+1Q2n+1Q1n+1Q0n+1卡诺图(K图)。 * * 列次态Q3n+1Q2n+1Q1n+1Q0n+1卡诺图(K图)。 * * 列次态Q3n+1Q2n+1Q1n+1Q0n+1卡诺图(K图)。 * * 列次态Q3n+1Q2n+1Q1n+1Q0n+1卡诺图(K图)。 * * 列次态Q3n+1Q2n+1Q1n+1Q0n+1卡诺图(K图)。 * * 把右边的次态K图“一分为四”就得到了次态Q3n+1、Q2n+1、Q1n+1和Q0n+1的卡诺图。 列次态Q3n+1Q2n+1Q1n+1Q0n+1卡诺图(K图)。 * * * * * * * * * * 判断自启动性。 从状态图知：本状态机的有效状态为：0000～1000。无效状态为：1001～1111。 可从已“圈组合并”的次态K图上直接判断状态机的自启动性。 在状态机因某种原因落入无效状态 (1001～1111)时，若经过若干个时钟周期后状态机能自动地进入到有效状态，则称状态机能 够自启动，否则状态机就是不能自启动。 * * 判断自启动性。 从已圈组合并的次态K图上直接判断状态机的自启动性是基于所谓的“无关项取值原理”。 在卡诺图中的某个“无关项”如果被圈入卡诺圈中，则这个“无关项”的实际取值就等于被确定为逻辑“1”；反之，没有被圈入卡诺圈 中的“无关项”，其实际取值就等于是逻辑“0”。 这就是“无关项取值原理”。(适用于写“与或”式) * * * * * * * * * * D触发器的驱动方程： 输出方程： 输出方程： JK触发器的驱动方程： * * T触发器的驱动方程： 输出方程： * * (2)次态K图法 “最简编码状态表实际上就是次态和输出的卡诺图——“次态K图” 。将此表“一分为三”就分别得到Q1n+1、Q0n+1、Z的卡诺图。 * * “最简编码状态表实际上就是次态和输出的卡诺图——“次态K图” 。将此表“