第二章　MCS-51单片机的硬件结构与工作原理.ppt

第二章 MCS-51 单片机的硬件结构 2.1 MCS-51单片机的片内结构 2.2 MCS-51的封装与引脚 2.3 MCS-51单片机的CPU 2.4 MCS-51单片机最小系统 2.5 MCS-51存储器的结构 2.6 复位电路 2.7 时钟电路 2.1 MCS-51单片机的片内结构 单片机主要部件有8个，通过片内总线连接而成:中央处理器（CPU）、数据存储器（RAM）、程序存储器（ROM/EPROM）、并行输入/输出口（P0口-P3口）、串行口、定时/计数器、中断系统及特殊功能寄存器。 MCS-51单片机片内结构图 介绍图2-1中的各功能部件： 1.CPU（微处理器） 2.数据存储器（RAM） 片内为128个字节（52子系列的为256个字节） 3.程序存储器（ROM/EPROM） 8031:无此部件； 8051:4K字节ROM； 8751:4K字节EPROM ； 89S51/89S52/89S55:4K/8K/20K 字节闪存。 4.中断系统: 具有5个中断源，2级中断优先权。 5.定时器/计数器 :2个16位的定时器/计数器，具有四种工作方式。 6. 串行口 1个全双工的异步串行口，具有四种工作方式。 7. P1口、P2口、P3口、P0口 为4个并行8位I/O口。 8. 特殊功能寄存器（SFR） 共有21个，是一个具有特殊功能的RAM区。 MCS-51 CPU中的位处理器，是一个完整的1位微计算机，它有自己的CPU、位寄存器、I/O口和指令集。这个1位机在开关决策、逻辑电路仿真 、工业控制方面很有效；而8位机在数据采集、运算处理有优势。二者相辅相成，是单片机技术上的1个突破。 2.2 MCS-51单片机的封装与引脚 制造工艺为CHMOS的80C51/80C31除采用DIP封装外，还采用方形封装方式，为44只引脚。 制造工艺为CHMOS的80C51/80C31除采用DIP封装外，还采用方形封装方式，为44只引脚。 （4只无用） 3.I/O口引脚： P0、P1、P2、P3为4个8位I/O口的外部引脚. 2.2.1 电源及时钟引脚 ?XTAL2（18脚）：接外部晶体的另一端，在单片机内部，接至内部反相放大器的输出端。当采用外接晶体振荡器时，该引脚接收振荡器的信号。 2.2.2 控制引脚 4) RST/VPD（9脚） RST:单片刚接上电源时，其内部各寄存器处于随机状态，在此脚输入24个时钟周期宽度以上的高电平将使单片机复位。单片机正常工作时，此脚应为≤0.5V低电平。 VPD:备用电源输入端。当Vcc下降到低于规定的值，而VPD在其规定的电压范围内（5±0.5V）时，VPD就向内部RAM提供备用电源以保持内部RAM的数据。 PROG为本引脚的第二功能,对于EPROM型 单片机（8751），在EPROM编程期间，此引脚用来输入编程脉冲。( 已淘汰） 2.2.3 I/O口引脚 P0口：双向8位三态I/O口，此口为地址总线（低8位）及数据总线分时复用口，可带8个LSTTL负载。 P1口：8位准双向I/O口，可带4个 LSTTTL负载。 P2口：8位准双向I/O口，与地址总线 （高8位）复用。 P3口：8位准双向I/O口，双功能复用口。 ⑴ 地址总线（Address Bus,简写AB） 地址线A0～A15 共16位，P2口提供高8位地址A8～A15，P0口经地址锁存器提供低8位地址A0～A7 。片外存储器可寻址范围达64KB（即=65536个字节）。 ⑵ 数据总线(Data Bus，简写DB) 地址线D0-D7共8位，由P0口提供，分时输送低8位地址（通过地址锁存器锁存）和8位数据信息。 ⑶ 控制总线(Control Bus，简写CB) 控制总线由P3口的第二功能 （P3.6）、 (P3.7)和3根独立的控制线 、ALE和 组成。 2.3 MCS-51单片机的CPU 　 ALU、位处理器、累加器A、寄存器B暂存器以及程序状态字寄存器PSW和BCD码修正电路。 2.3.2 控制器 控制器是单片机的神经中枢。单片机执行指令是在控制器下进行的。 一条指令的执行过程： 取指令→分析指令（指令译码）→执行指令 包含部件：指令部件、时序部件和微操作控制部件。 指令部件介绍 程序计数器PC PC中存放的内容：下一条将要执行的指令在程序存储器中的地址。 PC的位数决定了单片机