二绘制多功能抢答器的电路原理图.ppt

学习情景五 多功能抢答器的设计与制作;项目2 抢答器的设计与制作;1、会测试中规模集成电路的逻辑功能； 2、能查阅手册，了解常用中规模集成电路的逻辑功能； 3、会用中规模集成电路设计出一定功能的组合逻辑电路； 4、能用中规模集成电路及其基本门电路制作出四人抢答器。;工作任务;问题引入;任务1  中规模集成电路实现组合逻辑电路;;【例5.1】用数据选择器实现逻辑函数;2）画出逻辑函数Y和8选1数据选择器的输出函数Y’的卡诺图。逻辑函数 的卡诺图如图a所示。而CT74LS151的输出函数的卡诺图．如图b所示。 ;;（2）代数法： 1）根据逻辑函数确定数据选择器的规模。选用8选1数据选择器，并设A2=A、A1=B、A0=C 2）写出逻辑函数Y的最小项表达式和CT74LS151的输出Y’的函数表达式。;;;2.当逻辑函数中的变量数比数据选择器的地址输入变量数多时，应分离出接地址端的变量，而将余下的变量一定要求接到数据选择器的数据输入端上 【例5.2】试一片双4选1数据选择器CC14539和非门构成一位全加器。 解：（1）分析设计要求，建立真值表。设在第i位的二进制数相加，输入变量为被加数Ai，加数Bi，考虑低位的进位（Ci-1），输出函数为本位和为Si，向相邻高位的进位为其真值表见表2.5.1。 ;; （2）根据真值表写出输出逻辑函数的最小项表达式。由表2.5.1可写出全加器的输出逻辑函数式为; 设Ai=A1、Bi=A0，比较Si与1Y，Ci与2Y中各项的对应关系 当Si=1Y时; （4）画逻辑图。根据上两式可画图2-5-3所示的用双4选1数据选择器构成的全加器。; 3.当逻辑函数中的变量数比数据选择器的地址输入变量数少时，可将多余地址输入端接地或接1; （2）将8选1数据选择器的输出函数式Y’写成与Y表达式对应的形式。8选1数据选择器选用CT74LS151。设A2=0时，则;; 用译码器实现逻辑函数时，其输入变量数必须和逻辑函数的变量散相同。而且要将逻辑函数变换为最小项表达式。通常有几个输出函数就需几个逻辑门。当译码器输出高电平有效时，多选用或门；输出低电平有效时，多选用与非门。 【例5.4】试用译码器和门电路实现逻辑函数; (2)根据逻辑函数的变量数确定译码器规模。由于Y如3变量A、B、C的逻辑函数，故用3线—8线译码器，现选用CT74LS138，并设A2=A、A1=B、A0=C。;【例5.5】试用译码器和与非门实现下面多输出逻辑函数。;(3)根据译码器的输出电平确定逻辑门。由于CT74LS138输出低电平有效．故输出函数可选用与非门实现;根据上式可画出用CT74LS138实现函数逻辑图，如图2-5-6所示。;3)根据译码器的输出电平确定逻辑门。由于CT74LS138输出低电平有效．故输出函数可选用与非门实现;;【例5.6】设计一个代码转换电路，将BCD代码的8421码转成余3码。 解：以8421码为输入、余3码为输出，即可列出代码转换电路的逻辑真值表，如表2.5.2所示。 仔细观察一下表2.5.2;;图2-5-7 用加法器实现代码转换电路; 以上介绍了用中规模集成电路MSI设计组合逻辑电路的实例，从中可以归纳出设计方法为：将逻辑表达式变换成与MSI的输出表达式相类似的形式，然后进行对比，得出MSI输入信号，对不用的输入端进行接“1”或接“0”处理。; 练一练 多功能抢答器的设计;一、实训目的;二、实训原理;　1．设计一个可供4名选手参加比赛的4路数字显示抢答器。他们的编号分别为“1”、“2”、“3”、“4”各用一个抢答按钮，编号与参赛者的号码一一对应。 2．抢答器具有数据锁存功能，并将锁存的数据用LED数码管显示出抢答成功者的号码。 3．抢答器对抢答选手动作的先后有很强的分辨能力，即使他们的动作仅相差几毫秒，也能分辨出抢答者的先后来。即不显示后动作的选手编号。 4．主持人具有手动控制开关，可以手动清零复位，为下一轮抢答做准备。;三、实训仪器与设备 1. 数字电路实验箱1个 2.万用表1只 3．设计中的相关芯片 4.导线若干 ;二 绘制多功能抢答器的电路原理图 ;三 多功能抢答器电路仿真 对图2-5-21所示电路进行仿真调试，目的是为了观察和测量电路的性能指标，并调整部分元器件参数，从而达到各项指标的要求。 五、实训总结 1、实验报告 进行多功跟能抢答器设计电路的文字总结，要求将设计的步骤、测试数据及结果以实验报告形式描述。 2、思考： 　　（1）．抢答器电路由哪几部分构成并画出它的结构框图。 　　（2）．试写