电磁兼容设计-PCB电磁兼容设计.pptVIP

PCB板设计的电磁兼容问题及措施 1 电路设计中的EMC问题 2 电路设计中的电磁兼容措施 1 电路设计中的电磁兼容性问题 电路中的信号完整性（Signal Integrity，SI）问题 电路元件的高频寄生特性 电路走线导致天线效应 信号线路之间的串扰 信号完整性（Signal Integrity，SI） 信号完整性 电路与网络的阻抗不匹配所引起的信号反射（线宽变化、信号层间转移、接插件与分支线、源端负载不匹配等） 电路与网络间的分布参数所引起的信号串扰（分布电容、分布电感） 有源及功率器件开关所引起的电源及地的电位波动 电路设计中的电磁兼容性问题 电阻的高频响应 电容的高频响应 电感的高频响应 简单无源器件的高频模型 串扰 ——影响串扰的因素 信号频率越高，线间串扰越严重； 远端串扰比近端串扰严重； 上升/下降沿速率越快，串扰就越大； 对于两平行线，间距越小，平行长度越大，串扰越严重； 对于微带线或带状线，电介质层越薄，串扰越小 2 电路设计中的电磁兼容措施 减小设计带宽 基尔霍夫定律 差模/共模电流的耦合控制 印制线间距的准则（3w准则） 5/5原则 无论是从抗干扰还是从减小辐射的角度看，应使电路的带宽尽量的窄。 通常采取的办法有： 电源输入端滤波 集成电路芯片滤波 存储型器件接去耦电容 基尔霍夫定律 信号由源到负载的传输都必须构成一个回路 基尔霍夫定律 共模辐射 共模辐射场： 怎样减小共模辐射 差模辐射 差模辐射场： 怎样减小差模辐射 用滤波来控制辐射耦合 －使用效果对比 由于滤波使高频分量急剧减少，达到了消除干扰的目的 3-W原则 存在于PCB走线之间的串扰不仅与时钟或周期信号有关，而且与系统中的其他重要走线有关，数据线、地址线、控制线和I/O都会受到串扰和耦合的影响。 3-W原则的基本出发点是使印制板上trace（走线）间由于分布参数所导致的耦合最小。 3-W原则 走线间距离间隔（走线中心间的距离）必须是单一走线宽度的三倍 5/5规则 时钟频率超过5MHz或上升时间小于5ns时，需要使用多层板 印制板的信号完整性（电磁兼容）设计流程 串联阻抗 当驱动设备的输出阻抗小于传输线的特性阻抗时，应用串联阻抗，这一阻抗必须直接接于驱动器的输出端。 并联阻抗 简单的并联阻抗，由在走线路径终端连接单个电阻构成。 多负载的端接 多负载端接的布线： 有时对快速上升信号及时钟采用辐射状连接好于具有单个公共驱动源的网络串级联。 端接方式的选择 两种情况： 如果多个负载之间的距离很近：可通过一条传输线与驱动端连接，负载都位于这条传输线的终端，这时只需要一个端接电路。 串行端接：在传输线源端加入一串行电阻即可。 并行端接：置于离源端距离最远的负载处。 如果多个负载之间的距离较远：需要通过多条传输线与驱动端连接，这时每个负载都需要一个端接电路。 串行端接：在传输线源端每条传输线上均加入一串行电阻。 并行端接：在每一负载处都进行端接。 串扰的抑制 减小两根或多根信号线的平行长度； 尽可能加大二平行线的间距； 3-w原则； 距接地面距离的减小可使串扰耦合迅速减小； 对于微带线和带状线，将走线高度限制在高于地线平面10mil以内，可以显著减小串扰 串扰的抑制 在串扰较严重的两条线之间插入一条地线，可以起到隔离的作用，从而减小串扰 PCB设计的一般流程 布线、布局是整个PCB设计中最重要的环节，它们直接影响着PCB板的性能好坏 元件的选择 电阻 电容 ① 旁路电容 ② 去耦电容 ③ 电容谐振 电感 二极管 ΔI噪声电流的产生和危害 当数字集成电路在加电工作时，它内部的门电路将会发生“0”和“1”的变化。在变换的过程中，该门电路中的晶体管将发生导通和截止状态的转换，会有电流从所接电源流入门电路，或从门电路流入地线，这个变化的电流就是ΔI噪声电流。 ΔI噪声电流的产生和危害 芯片级ΔI噪声电流：逻辑器件速度和集成度不断提高，使di/dt也不断提高 电路板级ΔI噪声电流：系统小型化，高密度，逻辑器件速度和集成度不断提高，使di/dt也不断提高 ΔI噪声电流的产生和危害 ΔI噪声电流有不断增加的趋势，而ΔI噪声电流流过电源线或地线的引线电感L时，将引起反电动势 V＝－Ldi/dt，即尖峰电压，称为ΔI噪声电压，使电源电压和地电位发生波动，引起误操作，并产生传导骚扰和辐射骚扰。 为了避免电磁干扰，需要提供一个稳定、完整的电源电压和地电位。 去耦电容对ΔI噪声电流的抑制作用 去