第四章_Intel_XScale的系统结构.ppt

XScale系统结构简介 XScale核是采用ARM V5TE 架构的处理器（ARM V5TE是一种32位RISC处理器的内核，其基本性能相当于ARM10系列内核的处理功能）是Intel 公司的StrongARM 的升级换代产品。它具有高性能、低功耗等特点。 XScale核可以组合众多的外设来提供ASSP(Application specific Standard Productor)的产品应用。 比如，PXA处理器内部集成了LCD控制器、多媒体控制器和外扩接口等外围设备，可以为开发低功耗的多媒体手持设备提供完善的解决方案；又如，XSCale核可以组合高带宽的PCI接口内存控制器和网卡等外设，构成一个高性能、低功耗的I/O或者网络处理器。 （1）7级超流水线 （2）乘/累加器MAC(Multiply / Accumulate) ----DSP 功能的40位乘/累加器 ----单周期的16×32位操作 ----单指令多数据流SIMD的16位操作 （3）存储器管理部件（MMU） ----识别可快存和不可快存(Cacheable or Non-cacheable)编码 ----控制选择数据Cache 和小型数据Cache ----写回和写直通 ----允许存储外部存储器的写缓冲器合并操作 ----允许数据写分配策略 ----支持XScale 扩展的页面属性操作 （4）指令Cache ----32K 字节，32路组相联映像，32字节/行 ----循环替代算法 ----支持锁操作，以提高指令Cache 的效率 ----2K 字节小型指令Cache ，2路组相联映像，32字节/行，只用于常驻在核内的软件调试 （5）分支目标缓冲器（BTB） ----128入口（表项）的直接映像Cache （6）数据Cache ----32字节，32路组相联映像，32字节/行 ----循环替代算法 ----支持锁操作，提高数据Cache 效率 ----可重构为28字节数据RAM ----2字节小型数据Cache ，2路组相联映像，32字节/行，专为大 型流媒体数据 （7）填入缓冲器 ----4－8入口（表项） ----提高外部存储器的数据取 ----相关的暂挂缓冲器(pend buffer) （8）写缓冲器 ----8入口（表项） ----支持合并操作 （9）性能监视 ----2个性能监视计数器 ----监视XScale 核各种事件 ----允许用软件测量Cache 效率，检测系统瓶颈以及程序总的时延 （10）电源管理 ----电源管理 ----时钟管理 （11）调试 ----测试访问端口TAP控制器 ----支持JTAG的标准测试访问端口及边界扫描 超级流水线由：主流水线、存储器流水线和MAC流水线组成 To be continued。。。 武汉大学电子信息学院 * * * 第四章 Intel XScale的系统结构 主讲人：谢银波 《嵌入式系统与应用》教学课程之 XScale微架构的系统结构特性图 XScale微 架 构 的 特 性 BTB(分支目标缓存) （7－stage Pipeline）7级超流水线 Performance Monitoring（性能监视） Write-Buffer（写缓存） Fill-Buffer(填缓存) D-Cache(数据快存) Power Management(电源管理) I-Cache(指令快存) MMU（存储器管理部件） MAC（乘/累加器） Debug(调试) XScale微架构的特性 目 录 1.XScale超级流水线 2. 协处理器 3. 存储器管理 4. Cache结构 5. 性能监测 6. 调试 7. 其他 1、XScale超级流水线 主流水线由F1/F2、ID、RF、X1、X2和XWB等7级流水线构成； 存储器流水线由D1、D2和DWB等3级构成； MAC流水线执行所有的乘/累加指令，并不是一条真正的流水线； F1/F2：2级指令提取； ID：指令译码； RF：寄存器文件/操作数移位 X1：ALU执行； X2：状态执行； XWB：写回 1、XScale超级流水线—主流水线 F1/F2：指令读取；主要指给下一级的指令译码级提交下一条要执行的指令，如转移目标缓冲器（BTB）和指令读取单元（IFU）。 ID：指令译码；接收IFU中的指令字节和发送到RF寄存器文件/移位级的译码寄存器信息，检测未定义指令并产生异常；以及把复杂指令动态扩展为一系列简单指令，如LDM、STM 和SWP 指令 。 RF：寄存器文件/操作数移位；该级主要进行寄存器读/写；对于ARM架构的处理器，在该级后半周期还进行移位操作。通过该级