连续时间sigma-continuous time sigma.docxVIP

摘 要摘要在通信、雷达、探测等实时性较强的应用领域，数据处理和数据采集具有 一体化发展的趋势，系统具有参数化和平台化的发展特征，对于调制器的算法 也会根据需要而进行更新，因此固化的、非透明的处理方式难以适应不断出现 的新的需求。对使用分立元件实现，并能动态配置的 ADC 进行研究是十分必要 的。由于连续时间 Sigma- Delta ADC 具有高分辨率、高带宽，对模拟器件参数 匹配要求低等特点，使用分立元件实现成为可能。本设计通过高速模拟器件和 FPGA 处理芯片构建高性能的连续时间 Sigma- Delta ADC ，具有价格较低、结构 紧凑的特点。连续时间 Sigma- Delta ADC 由 Sigma- Delta 调制器和降采样滤波器两部分构 成。本文分为理论设计和硬件实现两部分。先从原理分析入手，详细阐述过采 样和噪声整形两个关键技术，深入分析了 Sigma- Delta 调制器基本原理和常用结 构 ，并 在 采 样 网 络 、 时 钟 频 率 、 时 钟 抖 动 等 方 面 对 离 散 时 间 和 连 续 时 间 Sigma- Delta 调制器的优缺点进行对比分析，得出连续时间 Sigma- Delta 调制器 可以达到更高带宽的结论。在此基础上确定了调制器的结构、量化器位数、过 采样率，使用 Matlab 对 Sigma- Delta 调制器进行系统设计，建立了系统模型。 降采样滤波器采用 CIC 滤波器、补偿滤波器、半带滤波器级联的形式，从而降 低资源使用率并提高了运算效率。在理论设计的基础上，采用高速模拟器件和 FPGA 处理芯片完成 Sigma- Delta ADC 的硬件设计，并对各硬件模块进行详细 的分析和介绍。利用补偿滤波器和半带滤波器系数对称的特点，在实现中采用 了直接对称结构的转置形式，并对滤波器的系数采用了 CSD 编码技术进行处 理，进一步降低了计算量并提高了降采样滤波器运算效率。通过调试仿真验证， 系统达到了 8 位的分辨率，符合设计要求。并且利用本设计的研究成果，通过 简单改进，可以实现更高带宽的 ADC 系统。关键词：Sigma-Delta 调制器；降采样滤波器；过采样；噪声整形AbstractIn communication, radar, detection and other real- time application fields, data processing and data acquisit ion are developing with a trend of integration. Their systems become parameterized and platformized. And their modulating algorithms need to be updated based on requirements too. Therefore solid ified, non- transparent processing approaches become difficult to adapt to the new emerging needs. It is very necessary to use discrete components and configure ADC dynamically in study. Continuous- Time Sigma- Delta ADC has a feature of low-cost, high- resolut ion, high-bandwidth and low requirements for parameter match of analog devices, which makes it possible to use discrete components to finish the imp lementation. This design builds a high- performance continuous-time Sigma- Delta ADC through high-speed analog device and FPGA processing chip, which is low-cost and compact.Continuous- Time Sigma- Delta ADC is constit uted by two parts, Sigma- Delta modulator and decimation filter. This dissertation is divided into two parts, theoretical desi