片上路由器及其可靠性的分析与容错设计-on - chip router and its reliability analysis and fault-tolerant design.docxVIP

片上路由器及其可靠性的分析与容错设计-on - chip router and its reliability analysis and fault-tolerant design.docx

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
片上路由器及其可靠性的分析与容错设计-on - chip router and its reliability analysis and fault-tolerant design

1绪论随着集成电路技术的发展,以超深亚微米、纳米工艺以及 IP 复用技术为支撑的 片上系统(SoC)技术,已经成为微电子技术及相关应用领域的一种革命性的变革。其 发展与应用对当今社会的信息化建设有着重大的历史意义。随着应用需求的不断扩 大,以及芯片技术的飞速发展,如今的芯片技术已进入多核时代。然而片上多核技术 在加强芯片运算能力的同时,片上通信反而成为其发展的瓶颈。片上网络(NoC)技术 作为一种新的解决片上通信问题的方案已得到业界的广泛支持。然而片上系统的高集 成度特性使其可靠性又面临了新的挑战。如今多核片上系统逐渐应用于各个关键领 域,如卫星通信、航空航天、医疗保健以及信息安全等,其能正确处理各种数据的重 要性已不言而喻。其中片上网络互连通信的可靠性就是影响其是否能正确处理数据的 关键因素之一。因此研究片上网络这一新的片上系统的互连方式和通信架构具有重要 意义。 从 SoC 到 NoCSoC 技术SoC 的概念完全不同于传统的 IC 设计技术,图 1-1 所示为典型的 SoC 结构[1]。在 传统的 IC 应用中,系统通常是由若干个 IC 芯片“二次集成”在一块 PCB 上。尽管 IC 芯片速度高功耗小,但由于 PCB 板上的连线延时、PCB 板的可靠性、体积重量等 因素,在很大程度上限制了系统的性能。SoC 技术综合考虑了模型算法、芯片结构、 各层次电路的设计,在单个芯片上就能实现整个计算机系统的功能。SoC 自身就是一 个完整的系统。与传统的 IC 设计相比,SoC 极大的减少了通过“二次集成”形成单 板系统(SOB)的工作量,并提高了系统的整体性能。由于没有通过多次集成而产生附 加效应,SoC 可对整个系统的性能提出任何要求。 MPU总线控制器动态 存储器其他ASIC总线Flash ROMI/O接口系统控测试制逻辑接口图 1-1 典型的 SoC 结构 SoC 发展当前对 SoC 芯片的设计有两种发展方向:一是结合自顶向下与自底向上的系统设 计方式,二是基于设计平台的设计方式。前一种设计方式在芯片性能、产品成本方面 都有较大的优势。但也存在设计时间较长,设计成本与风险较高的问题。后一种设计 方式极大的利用了 IP 核的特点,与前者相比具有设计时间较短,风险较低的优势, 但可能导致芯片无法达到最佳设计。SoC 的主要特征是使用总线结构,能提供高性能 的互连。但是随着半导体工艺技术的发展,总线结构逐渐成为阻碍系统性能提高的瓶 颈,主要表现在以下两个方面: (1)平均通信效率低。SoC 的各功能模块在进行相互通信时,需要先获得总线的控 制权,才能与其他模块进行通信。然而在一段时间内,只能有一个功能模块独占总线 的控制权。从局部通信看来,这种总线结构可以提供较高的通信带宽,并且实时性好。 但是从整体看来,由于有一个模块控制了总线的控制权时,系统中其他的模块必须等 待,直到获得总线的控制权时才能进行通信,所以这种通信结构的平均通信带宽其实 是非常低的。(2)单一时钟同步问题。总线结构要求系统时钟全局同步,但随着系统工作频率的 迅速上升,在其频率达到 10 GHz 以后,持续增大的连线延时影响将使全局时钟树的 设计无法实现。并且庞大的时钟网络的功耗在芯片总功耗中将占很大的部分。这些都 使得整个芯片的工作无法由单一时钟来控制。1999 年左右有研究小组提出了 NoC[2-3] 这样一种全新的集成电路体系结构。其核心思想是将并行计算机的宏网络技术移植到 芯片设计中来,从而从体系结构上彻底解决了总线结构所带来的问题。NoC 技术在传统的计算机内部,数据的传输都是由不同的共享总线来实现的。随着处理器 工作频率的迅速上升,总线瓶颈问题极大的阻碍了处理器对内存的存取速度。而且 SoC 技术的出现使得共享总线的连接方式更加无法适应芯片内部低延迟,高通信量的要 求。在此情况下,网络连接的方式被引入到片上通信中。在此方式下,只要采取合适 的传输协议,就能以较低的延迟代价实现大量数据的并行通信。一般将传统的并行计 算机之间的连接方式称为宏网络(Macro Network),而将这种新的连接方式称为片上网 络(Network on Chip)。片上网络克服了总线结构可扩展性差的缺点,为 10 亿晶体管时 代提供了一种可行的片上系统通信机制。片上网络采用点对点基本构架,能够适应超 深亚微米工艺下较大传输线延迟,具有较高通信带宽与良好的可扩展性。图 1-2 为典型的 4×4 的 2D mesh 的 NoC 结构示意图。由图可知:片上网络与宏 网络相似,也是由节点、路由器、以及网络接口组成的。NoC 的节点包括计算节点 和通信节点两类。计算节点(又称资源节点)主要完成广义的计算任务,它们可以是 SoC,不同的计算单元或存储单元,是数据包的来源;通信节点主

您可能关注的文档

文档评论(0)

peili2018 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档