第6章可编程逻辑器件 Example 519 A case Statement That Is.docVIP

第六章 可编程逻辑器件 6.1 概述 以前，数字系统大多采用搭积木的方式进行设计，构成系统的“积木块”是通用的中小规模集成电路，如74/54系列（TTL）、4000/4500系列（CMOS）芯片。在设计时，几乎没有灵活性可言，且设计的电路具有体积大、功耗高、速度低及可靠性差等缺点。 可编程器件（PLD：Programmable Logic Device）的出现和EDA技术的发展改变了传统的设计思路，设计者可以采用可编程器件设计芯片（自己定义器件的逻辑功能和管脚），增加了设计的自由度和灵活性、大大减少集成电路的种类和数量、缩小了体积、降低了功耗，提高了电路的整体性能。 可编程器件从早期的小规模PLD（PROM、PLA、PAL、GAL）开始发展到现在的高密度的可编程器件（HDPLD：CPLD、FPGA），集成度可达数百万门，片内信号传输延迟在ns数量级。目前，PLD的发展方向之一是SOPC(即基于FPGA的片上系统)和SOC(片上系统)解决方案，即将EDA技术、计算机设计技术、嵌入式系统、工业自动控制系统、DSP及数字通信系统等，在技术上溶为一体，在结构上凝为一片，即片上系统及其设计技术。 为表示方便，PLD采用图6.1所示的逻辑图形符号，这也是目前国际、国内的通用画法。图（a）和（b）中交叉处的“×”表示编程接入，交叉处的“●”表示编程接入；图（c）的与门中画“×”表示全编程，