第3章_微型计算机原理存储器.pptVIP

第三章 存储器 3.1 存储器的概述 3.1.1存储器的分类 1.按存储介质分类 凡是具有两种不同物理状态的物质和元件都 可以用来作为存储器的存储介质，以记忆“0”和 “1”。目前使用的存储介质主要是半导体器件和 磁性材料，用半导体器件做成的存储器称为半导 体存储器，用磁性材料做成的存储器称为磁表面 存储器，如磁盘存储器和磁带存储器。本章主要 讨论半导体存储器。;;内存储器（半导体存储器）;;3.1.2存储器的一般结构 图3-2所示为内存储器的组成示意图。它 由存储体、地址寄存器、地址译码驱动电 路、读写电路、数据寄存器和控制逻辑等六 部分组成。 随着大规模集成电路的发展，已将地址 译码驱动电路，读写电路和存储体集成在一 个芯片内，称为存储器芯片。芯片通过地址 总线、数据总线和控制总线与CPU相连接。; 地址寄存器;3.1.3存储器的主要技术指标 衡量半导体存储器性能的指标很多，诸 如功耗、可靠性、容量、价格、电源种类、 存取速度等，但从功能和接口的角度来看， 最重要的指标是存储器芯片的容量和存取速 度。 （1）存储容量： 存储容量是指存储器（或 存储器芯片）存放二进制信息的总位数，即 存储器容量=存储单元数×每个单元的位数 （或数据线位数）。;（2）存取时间：存取时间是反映存储器工作速 度的一个重要指标，它是指从CPU给出有效的存储器地 址启动一次存储器读写操作，到该操作完成所经历的时 间，称为存取时间。 （3）存取周期：是指连续启动两次独立的存储器读写 操作所需要的最小间隔时间，对于读操作，就是读周期 时间；对于写操作，就是写周期时间。通常，存储周期 要大于存取时间，因为存储器在读出数据之后还要用一 定的时间来完成内部操作，这一时间称为恢复时间。读 出时间和恢复时间加起来才是读周期。所以，存取时间 和存取周期是两个不同的概念。;3.2存储器的层次结构 3.2.1主存—辅存层次 目的：较好地解决了存储器的大容量要求和低 成本之间的矛盾。 根据主存、辅存的特点，可以把CPU所需 的现行程序和数据存放在存取速度快、容量有 限的主存中，供CPU直接使用，主存必须具有 与CPU相匹配的工作速度才能保证整个计算机 运算速度的提高。一般前述的MOS存储器（特 别是DRAM）无论从速度、容量、每位价格上 均可满足要求。; 主存—辅存构成的存储层次。从整个层次 的整体上看，它具有接近主存的存取速度， 又有辅存的容量和接近于辅存的每位平均价 格。较好地解决了大容量和低成本的矛盾。 辅存只与主存交换信息，CPU不直接访问辅 存，因此，允许辅存的速度慢一些。;3.2.2 CACHE—主存层次 目的：弥合CPU与主存间在速度上的差异， 较好地解决了速度和成本之间的矛盾。 当今微处理器的主频已经相当高，如果 访问存储器时插入等待周期，这实际上是降 低CPU的工作速度。因此一个有效的解决办 法应运而生：在CPU和主存储器之间增设了 一级或两级高速小容量存储器，称之为高速 缓冲存储器，简称Cache。; 高速缓冲存储器的存取速度要比主存快一个数 量级，大体与CPU的处理速度相当。Cache中存放 着主存的一部分副本，可被CPU直接访问，是解决 计算机系统速度瓶颈的切实可行的办法。从CPU的 角度看，Cache——主存层次具有接近Cache的速 度、主存的容量和接近主存的每位平均价格，因 此，较好地解决了速度和成本之间的矛盾。在这个 层次中，不仅具有CPU?Cache?主存的数据通 路，还有CPU?主存的直接通路。具有这个存储层 次的计算机，必须事先把CPU在某一小段时间所要 执行的程序从主存调入Cache中，当CPU要执行这 些程序时，就直接在Cache中取存，因此，大大提 高了CPU的执行速度。; Cache—主存间的地址映象和调度同 主存——辅存层次所采用的技术相仿，所 不同的是其速度要求高，完全是由硬件实现 的，而不需要辅助软件干预，因此，它对用户 来说是透明的，不必用户自己去控制和操作。 在现代计算机中，大多数系统都同时采用 上述两级存储层次，从而构成了高速缓存—— 主存——辅存三级存储层次的典型结构，实质 上是主存——辅存和Cache——主存两个两级 结构。;3.3 8088CPU的存储器组织 3.3.1存储器的分段和物理地址的形成 1.存储器的分段 8086/8088的可寻址空间为1M字节，因此，对整个存储 器空间寻址需要20位的地址码，而8086/8088CPU内的所有 寄存器都是16位，只能寻址64K字节，为了能对1M字节的 存储器进行寻址（即访问每个存储单元），8086/8088系统