数字集成电路老化预测及单粒子效应分析-aging prediction and single particle effect analysis of digital integrated circuits.docxVIP

I I 数字集成电路老化预测及单粒子效应模拟研究 摘 要 随着晶 体管工 艺尺 寸 的不断 缩小， 集成 电 路的可 靠性成 为设 计 研究中 的重 要课题。 而以负 偏置 温度不稳 定性 (Negative Bias Temperature Instability, NBTI) 为代表 的老化 效应 和 辐射环 境下导 致的 单 粒子效 应对集 成电 路 的可靠 性造成了 严重威 胁和挑 战。 负 偏置温 度不稳 定通 过 影响电 路的延 迟最 终 导致电 路出现时 序违规 ，造成 电路 失 效。而 辐射环 境下 高 能粒子 入射到 集成 电 路中会 诱发单粒 子效应 ，当这 些软 错 误传播 到电路 的输 出 端就会 造成电 路的 输 出结果 错误。本 论文主要的研究内容 包括两部分： NBTI 导致的电路老化效应 和高能粒子造成 的单粒子 效应。 取得 的主要研 究成果 如下 ： (1) 针 对 电 路 老 化 ， 提 出 了 一 种 用 于 电 路 老 化 预 测 的 稳 定 性 校 验 器 结 构 ， 即 SCOL。 SCOL 被 插入到组 合逻辑 和触 发器之间 ，通 过 检测 组合逻辑 的跳变 来预测电 路老化 。SCOL 不 仅能够 检测电 路的老化 ，本身 还可 以将 检测 结果进 行锁存。 实验数 据表 明， SCOL 与 同类 的 校验器 ARSC 和 ASVFD 相比 ，面积 分别减少 了 37%和 22%，功耗 分别 减少了 50%和 40%。 (2) 基于 ISE-TCAD 仿真软件 对 MOS 器 件的单粒 子效应 进行 特性研究 。 模拟并分 析了不同 LET 值 、入射 位置 、外 接电压 、外 电路连 接 方式 对单 粒子效 应的影响 。 (3) 为了减 轻辐 射环 境中 D 触 发器受 单粒 子翻转的 影响， 本 论 文提出了 一 种低开销 的加固 D 触 发器(LHFF)结 构。该 结构是基 于时间 冗余 的异构双 模冗余 设计，针 对单粒 子翻 转进行防 护。 Spice 模拟结果 显示与 其它 加固触发 器相比 ， LHFF 在电路 面积和 功耗延迟 积上有 很大 优势。 关键词： 老化预测； 稳定性校 验器； 单 粒子翻转； 异构双 模冗 余 II II Aging Prediction and Hardening of Single Event Effect in Digital Integrated Circuits ABSTRACT As the dimension of the integrated circuit technology shrinking, circuit and system reliability become an important issue in circuit design. Aging effect induced by Negative Bias Temperature Instability – NBTI, and single event effect under radiation environment pose large threat and challenge on the circuit reliability. NBTI can increase delay, leading to timing violation and cause circuit failure eventually. High-energy particles under radiation environment which hit the circuit can induce single event effect. When the soft errors propagate to the output, circuit failure will be caused. This thesis focuses on two parts: NBTI induces circuit aging effect and single event effect caused by high energy particles. The main work and contributions of the thesis are as follows: In this thesis, an aging-resilient stability checker with on-retention logic, called SCOL, is designed and inserted between a combinational logic output a