IC设计技术中IP核互连.docVIP

IC设计技术中IP核互连 　　摘要：随着IC设计复杂度的不断提高，在SoC中集成的IP核越来越多，基于片上总线的SOC设计技术解决了大规模集成电路的设计难点，但是片上总线的应用带来了可扩展性差、平均通信效率低等问题。近几年来，将英特网络中分层互连的思想引入到SOC设计中IP核的互连上来，提出了全新的集成电路体系结构――片上网络（NOC），NOC从多处理体系结构、消除时钟树以节省资源、实现并行通信等几个方面，展示了优于总线结构的本质和特性，成功地解决了SOC设计中存在的问题。 　　关键词：集成电路；IP；片上系统；片上总线；片上网络 　　 　　IP Core Interconnection in IC Design Technology 　　 　　ZHU Yun-hang, HUANG Xiu-liang 　　（Department of Information Engineering, Hunan Information College, Changsha 410200，China） 　　 　　Abstract：With the improvement of complexity in IC design,IP reuse has become one of the main solution in SOC design. SOC design technology based on bus has some disadvantages,such as poor scalabilityand lower communication efficiency,etc. In recent years, a new architecture NOC is proposed,in which bus interconnection for chip is replaced by computer network interconncetion. And it will overcome the disadvantages of SOC design thoroughly and become a mainstream design technology for the next generation intergrated circuit. 　　Key Words：IC；IP；SOC；Bus on chip； Network on chip 　　 　　1引言 　　 　　随着半导体技术的发展，市场对集成电路产品的需求增长，以IP（Intellectual Property，知识产权）核复用为基础的SoC（System on a Chip，片上系统）设计方法，以其快速的产品上市时间、良好的功能可配置性成为IC设计的重要方法。由于IP核的设计千差万别，所以，IP核的互连技术就成为SOC设计中的关键技术。目前，片上总线是SOC设计中广为使用的IP核互连方式。当SOC变得越来越复杂时，总线也逐渐成为限制芯片速度、功耗、面积、数据吞吐率的一个瓶颈。针对总线在IP核互连中存在的一些问题，1999年左右几个研究小组提出了一种全新的集成电路体系结构――片上网络（Network on Chip，NOC），就是将计算机网络技术移植到芯片设计中来，将英特网络中分层互连的思想引入到SOC中IP核的互连上来， OCP－IP（Open Core Protocol －Intellectual Property）的OCP协议将IP核和互连总线通过OCP界面分开来，已经具备了层次化互连的理念，因此OCP属于NOC的技术范畴。目前法国的Arteris公司、英国的Silistix公司都推出了NOC技术的相关产品。 　　 　　2片上总线存在的主要问题 　　 　　 总线结构由于可以提供高性能的互连而被广泛运用于SOC技术，然而随着工艺技术的持续发展，出现了一些与总线相关的问题，主要表现在： 　　 　　 2.1 可扩展性差 　　 SOC系统设计是从系统需求分析开始，确定硬件系统中的各功能模块。为了使系统能够正常工作，SOC中各物理模块在芯片上的相对位置是一定的，总线和时钟网络以及其它全局信号总线都是针对这一具体需求进行专家级的设计，从而才使得SOC芯片能够在深亚微米效应下正确工作。在物理设计完毕后，个别错误或是不合理设计的纠正过程就可能是再一次的重新设计的过程，浪费大量的人力物力。另外，如果设计需要增加某个功能模块时，可能会打乱原来的物理布局，新的物理布局可能导致必须从头设计新的系统，延缓了投放市场的时间。随着电路规模越来越大，片上集成的单元越来越多，数据处理量也越来越大，总线结构（如图１所示）的可扩展性差的问题就越来越突出。