EDA技术在电子工程设计中应用.docVIP

EDA技术在电子工程设计中应用 　　摘要：首先阐述了EDA技术的基本概念和发展过程，然后从几个不同的方面介绍EDA的基本特征，最后着重分析EDA技术在设计的过程中两个不同层次上的工作流程，即电路级设计和系统级设计，引入了一种自顶向下的高层次电子设计方法。 　　关键词：EDA技术 电子工程系统设计 　　 　　中图分类号：S611 文献标识码：A 文章编号： 　　 　　1EDA技术的基本特征 　　 EDA代表了现代电子设计技术最先进的发展方向，它的基本特征是：设计人员按照“自顶向下”的设计方法，对整个电子系统进行方案设计和功能划分，系统的关键电路用一片或几片专用集成电路（ASIC）实现，然后采用硬件描述语言（HDL）完成系统行为级设计，最后通过综合器和适配器生成最终的目标器件，这样的设计方法被称为高层次的电子设计方法。下面介绍与EDA基本特征有关的几个概念。 　　1.1 “自顶向下”的设计方法 　　高层次的电子设计给我们提供了一种“自顶向下”（Top-Down）的设计方法，这种设计方法首先从系统设计入手，在顶真、纠错。并用硬件描述语言对高层次的系统行为进行描述，在系统一级进行验证。然后，用综合优化工具生成具体门电路的网表，其对应的物理实现级可以是印刷电路板或专用集成电路（ASIC）软件来完成对系统硬件功能的实现。 　　1.2ASIC芯片技术 　　 随着现代电子产品的复杂度日益提高，一个电子系统可能由数万个中小规模集成电路构成，同时也带来了体积大、功耗大、可靠性差的问题，解决这一问题的有效方法之一就是采用ASIC芯片进行设计。ASIC芯片按照设计方法的不同可以分为：全定制ASIC，可编程ASIC（也称为可编辑逻辑器件）。 　　 设计全定制ASIC芯片时，设计师要定义芯片上所有晶体管的几何图形和工艺规则，最后再将设计结果交由IC厂家掩膜制造完成。优点是：芯片可以获得面积利用率高、速度快、功耗低等最优性能。缺点是：开发周期长，费用高，只适合大批量产品开发。 　　 半定制ASIC芯片的版图设计方法分为门陈列设计法和标准单元设计法，这两种方法都是约束性的，其主要目的就是简单设计，以牺牲芯片性能为代价来缩短开发时间。 　　 可编程逻辑芯片与上述掩膜ASIC的不同之处在于：设计人员完成版图设计后，在实验室内就可以烧制出自己的芯片，无需IC厂家的参与，缩短了开发周期。 　　 可编程逻辑器件自上世纪70年代以来，经历了PAL、GAL、CPLD、EPGA几个发展阶段，其中CPLD/EPGA属高密度可编程逻辑器件，目前集成度已高达200万门/片，它将掩膜ASIC集成度高的优点和可编程逻辑器件设计生产方便的特点结合在一起，很适合样品研制或小批量产品开发，使产品能尽快上市。而当市场扩大时，它又可以很容易地转由掩膜ASIC实现，因此也降低了开发风险。 　　 上述ASIC芯片，尤其是CPLD/EPGA器件，已成为现代高层次电子设计方法的实现载体。 　　1.3硬件描述语言 　　硬件描述语言（HDL-Hardware Description Language）是一种用于电子系统硬件设计的计算机语言，它用软件编程的方式来描述电子系统的逻辑功能、电路结构和连接形式，与传统的门级描述方式相比，它更适合大规模电子系统的设计。硬件描述语言可以在3个层次上进行电路描述，其层次由高到低分为行为级、R级和门电路级。常用硬件描述语言有WDL、Verilog和VHDL语言等。 　　2 EDA技术的设计方法 　　2.1电路级设计 　　电路级设计工作流程如图1所示。电子工程师接受系统设计任务后首先确定设计方案，同时要选择能实现该方案的合适元器件，然后根据所选元器件设计原理图。接着进行一次仿真，包括数字电路的逻辑模拟、故障分析、模拟电路的交直流分析和瞬态分析。系统在进行仿真时，必须要有元件模型库的支持，计算机上模拟的输入输出波形代替了实际电路调试中的信号源和示波器。这一次仿真主要是检验设计方案在功能方面的正确性。仿真通过后，根据原理产生的网络表进行PCB板的自动布局布线。在制作PCB板之前还可以进行后分析，包括热分析、噪音及串扰分析、电磁兼容反洗和可靠性分析等，并且可以将分析后的结果参数反馈回原理图，进行第二次仿真，也称为后仿真，后仿真主要是PCB板在实际工作环境中的可行性。 　　 可见，EDA技术在电路级设计方面的应用使电子工程师在实际的电子系统产生之前，就可以全面了解系统的功能特性和物理特性，从而将开发过程中出现的缺陷消灭在设计阶段，既缩短了开发时间，也降低了开发成本。 　　 　　 　　图1 电路级设计工作流程 　　2.2系统级设计 　　系统级设计工作流程如图2所示。系统级设计是一种“概念驱动式”设计，设计人员无须通过门级原理图描