使用MultiSector技术提高混合信号芯片并行测试效率.docVIP

使用Multi-Sector技术提高混合信号芯片的并行测试效率 　　1、介绍 　　 　　测试系统的设计面临着越来越多的挑战。工厂产量的需求多种多样，芯片的测试要求也越来越复杂，如今测试工程师需要的是简单易学并且使用效率高的测试机。根据测试的产品不同，测试生产线成本的管理和策略也不一样。有大批量产品的工厂通常是通过最大化测试位数量来提高效率。然而，批量小、产品种类多的工厂发现提高测试位数量未必最好。而且，一些工厂可能两种情况都存在。从技术角度来看，测试系统的硬件资源必须足够强大、足够多，才能满足需要高并行测试效率(PTE)的目标芯片类型的多测试位测试要求。因为测试生产线的策略不同，测试系统需要具备足够的可扩展性，来支持少测试位和多测试位的配置要求，从而优化每种情况的测试成本。从人力方面来看，有竞争力的测试机需要提供简单但强大的编程环境，具有全面的软件工具和功能。 　　结构设计上的创新使新的测试机可以满足这些标准，但是其中必须解决的关键问题之一是并行测试效率的问题。如果生产线上要求测试位超过16或32个，并行测试效率的限制会大大影响测试的经济效益。当测试位增加时，并行测试效率(PTE)可能要求超过99％，达到这个要求是相当有挑战性的。在数字电路测试领域，避免软件干预已成为提高并行测试效率(PTE)的标准方法。由于数字电路测试要求的限制特性，测试流程控制可以实现简单自动化，几乎