基于FPGA多功能图像信号发生器设计.docVIP

基于FPGA多功能图像信号发生器设计 　　摘 要：显示设备是现代电子产品中应用非常广泛的一种设备。一些显示设备有特殊的应用场合，对光电参数指标和环境适应性有较高的要求。针对显示设备进行测试和试验必不可少。中小尺寸的显示设备当受条件限制时，需要一种能够产生测试所需的多种图像的信号源，因此选用一款FPGA芯片基于SOPC（system on Programmable chip）技术，采用嵌入式Nios软核处理器，设计了一款多功能图像信号发生器。该信号发生器只需一路电源输入即可产生多种接口TTL信号、LVDS信号、VGA信号和DVI信号。该发生器小巧、轻便、低成本，具有较大的实用价值。 　　关键词：图像信号； FPGA；Nios 　　DOI：10.16640/ki.37-1222/t.2016.19.100 　　0 引言 　　显示设备的设计和生产过程中，光电性能参数的测试必不可少，比如亮度、响应速度。特殊场合的显示设备还需进行高温、低温环境、振动等环境试验和电磁兼容性等测试。这些环境除了对显示设备的考验，对测试需要的信号源也有较高的要求。既要承受较大范围的高低温变化，恶劣的振动干扰环境，还有空间的限制。因此设计一款体积小、功能全、使用方便、性能稳定的图像信号发生器很有意义。而FPGA是一种强大的可编程逻辑器件。基于FPGA的嵌入式系统具有体积小、功耗低、速度快等许多优点。因此基于SOPC（system on Programmable chip）技术，采用嵌入式Nios软核处理器[1]，在FPGA芯片上完成了多功能图像信号发生器的设计。 　　1 系统设计 　　所设计的多功能图像信号发生器，可以输出四种接口信号，TTL信号、LVDS信号、VGA信号和DVI信号，可以产生多种分辨率和不同测试要求的动静态图像。图像信号发生器的硬件组成框图如图1所示，主要由电源转换电路、FPGA、LVDS编码电路、DVI编码电路、VGA编码电路和SDRAM电路组成。本图像信号发生器只需外部输入+5V直流稳压电源。通过电源转换芯片将输入的+5V电源转换成+3.3V，+2.5V和+1.2V的工作电压。 　　FPGA芯片选用了Altera公司的低成本Cyclone系列的FPGA作为主控制芯片。选用型号为EP3C25F324C8，它有丰富的逻辑单元和内部存储器。由它构成的SOPC（System On Programmable Chip）作为逻辑控制电路具有高度的灵活性。FPGA的上电配置芯片采用Altera公司的EPCS16。FPGA芯片配合两片SDRAM芯片在线读取内部的程序和图像，产生不同分辨率显示所需时序和图像数据在输出端口输出TTL信号。一路TTL信号经编码输出DVI信号和VGA信号。一路输出的TTL信号经过LVDS编码芯片产生LVDS信号。本信号发生器支持图像的最大分辨率为1024×768，一帧图像的数据容量为1024×768×24bit约等于18Mbit。这样的数据处理速度和数据处理量较大，对数据缓存的容量和控制提出了较高的要求。在常用的存储器中，SDRAM具有大容量和高速度的特点，并且价格比较便宜，在视频图像处理中被广泛的用于图像缓存。因此，选用一款4Banks×513K×32Bit的SDRAM芯片，作为视频数据缓存器。为了提高程序的运行速度，使用两片SDRAM芯片，一片SDRAM作为显示图像存储区域，另一片SDRAM作为SOPC软核程序运行空间。 　　2 FPGA逻辑设计 　　系统上电时，FPGA首先从外部配置芯片EPCS16中读取配置数据，完成自身程序的加载，进入工作模式。系统启动后，FPGA产生显示所需的时序信号和测试图像数据。其中时序发送器主要产生不同分辨率图像显示所需的像素点时钟，行同步信号HSYNC，场同步信号，数据使能信号DEN，1024×768@60Hz的时序仿真图如图3所示。系统时钟经锁相环产生不同分辨率需要的基准时钟。每个基准时钟再经过转换产生同步信号。分辨率从多少到多少，除了常用的分辨率，还可以定制一些特殊分辨率。 　　用Verilog HDL语言设计了一个图像数据发生器的IP核，结合时序发生器产生驱动显示的行、场、时钟、使能等时序信号，将该SDRAM中的显示数据映射到显示设备。该IP核可以通过软件来配置显示分辨率和显示存储区域的基地址和大小，以一定的时钟周期从此SDRAM中读取图像数据发送出去。因此可以通过软件编程的方式处理显示图像，软核程序能动态更新显示内容。而Nios Ⅱ软核只需把要显示的内容送入SDRAM中，即可在LCD屏上显示内容。为了可以进行分辨率和图像的切换，外部可接入按键。FPGA的并行输入/输出（PIO）内核配置为输入功能时，通过中断和PIO配置来读取按键信息。 　　3 DVI编码