σ-δadc中低功耗抽取滤波器的设计-微电子学与固体电子学专业论文.docxVIP

万方数据 万方数据 湘潭大学 学位论文原创性声明 本人郑重声明：所呈交的论文是本人在导师的指导下独立进行研究所取 得的研究成果。除了文中特别加以标注引用的内容外，本论文不包含任何其 他个人或集体已经发表或撰写的成果作品。对本文的研究做出重要贡献的个 人和集体，均已在文中以明确方式标明。本人完全意识到本声明的法律后果 由本人承担。 作者签名： 日期： 年 月 日 学位论文版权使用授权书 本学位论文作者完全了解学校有关保留、使用学位论文的规定，同意学 校保留并向国家有关部门或机构送交论文的复印件和电子版，允许论文被查 阅和借阅。本人授权湘潭大学可以将本学位论文的全部或部分内容编入有关 数据库进行检索，可以采用影印、缩印或扫描等复制手段保存和汇编本学位 论文。 涉密论文按学校规定处理。 作者签名： 日期： 年 月 日 导师签名： 日期： 年 月 日 摘要 本文着重对 Σ-Δ ADC 中抽取滤波器的低功耗设计进行研究。通过采用 Noble 定理和多项分解相结合的方式改进系统算法架构，并优化电路结构达到降低功耗 的目的。仿真数据表明，采用该方案后，抽取滤波器的功耗减少 50 %。 Σ-Δ ADC 主要用于高精度的数据转换、精密测量中。它主要包括两个部分： Σ-Δ 调制器和数字抽取滤波器。其中，Σ-Δ 调制器以远大于信号 Nyquist 带宽的 频率对信号进行采样，并对输入的模拟信号进行调制，输出为高速、低精度的数 字信号。其中，有用信号与绝大部分的噪声处在两个不同的频带。为除去该数字 信号中的噪声，实现噪声和有用信号的分离，需要使用数字抽取滤波器对其进行 滤波和降采样。且 Σ-Δ ADC 的精度取决于 Σ-Δ 调制器，功耗和面积取决于抽取 滤波器，本文以其功耗为出发点，在减少功耗的基础上对面积进行优化。 本文设计的低功耗抽取滤波器是针对具体应用而言的，但其方法也适用于其 他领域的低功耗滤波器设计。文中的 Σ-Δ ADC 主要用于信号 Nyquist 带宽为 15 Hz 的低频测量领域，其过采样率为 1280，过采样频率为 19.2 kHz，实现 24 bits 分 辨率、有效位数为 18 bits 的高精度输出。针对该 Σ-Δ ADC，抽取滤波器的系统 指标为：抽取率为 1280，通带(0~3 Hz)衰减小于 0.01 dB，阻带混叠小于 100 dB。 针对该设计指标，抽取滤波器的结构采取 4 阶 320 抽取率的 CIC 抽取滤波器、2 倍抽取的 CIC 补偿滤波器和 2 倍抽取的半带滤波器级联而成。在以低功耗方案 设计该 CIC 滤波器的过程中，将此滤波器分解为一个 4 阶 5 倍抽取率的 CIC 滤 波器和 4 阶 64 倍抽取率的 CIC 滤波器，由于 CIC 补偿滤波器设计之初留了一定 的裕度。为对其功耗进行优化，对 CIC 滤波器的结构进行底层改进，使高频单 元的运算量的大大减少，从而减少功耗。同时，在电路综合上采取门控时钟代替 使能信号、逻辑优化技术来减少非必要翻转，从而减少功耗。 为验证本论文中的低功耗方案，采取常规设计与低功耗设计的数字抽取滤波 器对比设计方案，其中，常规设计的数字抽取滤波器已经流片，测试结果良好， 低功耗设计的抽取滤波器采取相同的设计流程，从 Matlab 系统级验证、Modelsim 电路级仿真、FPGA 板级验证到利用 Synopsys 公司的软件对其进行 ASIC 芯片设 计的一系列设计流程。经验证：采取低功耗设计的抽取滤波器在功耗和面积上较 之常规设计的抽取滤波器都有所减少，其中，功耗较少近 50 %，面积减近 25 %。 在性能上，后仿真 SNR 达到 120.9 dB，有效位数 19.8 bits。 关键词：Σ-Δ ADC；数字抽取滤波器；低功耗数字电路 I Abstract This article focuses on decreasing the power of the decimation filter in Σ-Δ ADC. By combining the Noble theorem and polyphase decomposition to improve the system architecture, optimizing the structure of the circuit to reduce power consumption. Simulation result shows that the power of the digital decimation filter has decrease nearly 50 %. Sigma- delta ADC is mainly used in high-resolution data conversion a