高速数据发生器硬件系统设计-测试计量技术及仪器专业论文.docxVIP

PAGE PAGE IV 目录 摘要 I Abstract III 第一章 引言 1 1.1 数据发生器的功能和应用背景 1 1.2 数据发生器的国内外发展动态 1 1.3 本文的设计任务和目标 3 第二章 高速数据发生器硬件系统总体设计4 2.1 高速数据发生器硬件系统总体设计方案 4 2.2 高速数据发生器的基本工作原理 6 第三章 模式数据产生单元电路的设计与实现7 3.1 模式数据产生电路的硬件体系结构 7 3.2 高速模式数据产生的基本流程 9 3.3 图形数据存储器和序列数据存储器的设计 11 3.4 控制电路设计 14 3.4.1 接口电路 14 3.4.2 时钟单元控制电路 17 3.4.3 触发单元控制电路 17 3.4.4 脉冲输出通道控制电路 17 3.4.5 高速数据流实现控制电路 18 3.4.6 数据（图形/序列）存储器控制电路 19 3.4.7 寄存器功能定义 25 3.5 高速数据流的实现 29 第四章 时钟单元电路的设计与实现35 4.1 时钟单元电路硬件体系结构 35 HYPERLINK \l _TOC_250002 4.2 基于 DDS 的时钟电路设计 37 HYPERLINK \l _TOC_250001 4.2.1 DDS 基本工作原理 37 HYPERLINK \l _TOC_250000 4.2.2 高速数据发生器中的 DDS 基本电路设计 39 4.2.3 高速数据发生器低频段的时钟电路设计 40 4.2.4 高速数据发生器中频段的时钟电路设计 41 4.2.5 高速数据发生器高频段的时钟电路设计 42 第五章 触发单元电路的设计与实现44 5.1 触发单元电路硬件体系结构 44 5.2 触发信号识别电路的设计 45 5.3 触发单元控制电路的设计 47 第六章 电路板设计与调试50 6.1 高速数据发生器的印制电路板设计 51 6.1.1 PCB 设计的布局规则 52 6.1.2 PCB 设计的布线规则 52 6.1.3 ECL 电路设计规则 53 6.1.4 高速数据发生器的 PCB 设计 54 6.2 高速数据发生器的电路调试 56 6.2.1 FPGA 的调试 56 6.2.2 时钟单元的调试 59 6.2.3 模式数据产生单元的调试 61 6.2.4 触发单元的调试 64 第七章 整机测试 66 7.1 输出通道数目的测试 66 7.2 数据存储深度的测试 66 7.3 输出数据类型的测试 67 7.4 运行模式的测试 67 7.5 触发功能测试 67 7.6 时钟方式的测试 68 7.7 数据率大小的测试 68 7.8 通道一致性的测试 69 7.9 输出逻辑的测试 69 结束语 71 参考文献 73 致谢 75 附录 77 个人简历及研究成果 87 高速数 高速数据发生器硬件系统设计 PAGE PAGE 1 第一章 引言 数字化技术是现代科技发展的重要特征之一，在现代电子装备里，如雷 达、电子对抗、通信、导航、宇航等领域的高技术装备中，随着计算机和各 种数字信号处理技术的广泛应用，其数字化部分的比重正在以极快的速度发 展，伴随而来的则是对其有效的测试日渐显现出重要性。在现代数据域测试 领域内，数据发生器作为通用数字信号源的典型代表在数据域测试仪器中占 有重要的地位[1] [2]。 1.1 数据发生器的功能和应用背景 数据发生器可以产生非常复杂的数字激励，如产生伪随机二进制数、字 序列等，既可提供数字设备所需的序列和图形信号，也可以产生幅度、脉宽 可调的快速、纯净、可靠的脉冲信号。如在相控阵雷达 T/R 组件的测试中， 常常需要对多通道的“幅（度）—相（位）”一致性进行测试，以及测试多路 数据通道的延迟特性等，数据发生器正是能够产生所需测试注入信号的数据 源。此外，现今的各种电子系统越来越复杂，智能化程度越来越高，向大系 统、智能主机和多处理机系统方向发展，主从计算机间通过总线、多种接口、 网线等实现多路数据通讯，完成相关控制和信息传送，当出现故障时，常由 于各分系统均无法完成数据输出而造成“死机” ，当需要通过系统测试进行 故障诊断、定位时就需要数据发生器提供多路信号的同步注入，以达到激活 系统的目的[1] [2] [3] [4]。 数据发生器除了作为各种电子设备系统测试中仿真与分析用的各种多路 数字信号模拟外，还可广泛应用于雷达、电子对抗、数字通信、光纤通信等 电子装备中，以及各种数字存储媒介、数字电路板、数字传输模块、以及数 字元器件（ ASIC、FPGA、