基于verilg的s设计与显示.docVIP

QINGDAO UNIVERSITY 硬件描述语言课程设计 题 目： 基于Verilog白勺DDS设计与显示 学 院： 自动化工程学院 专 业： 信号与信息处理 年 级： 2012级 姓 名： BUj 2013年1月19日 设计一个DDS信号发生器，能够产生三角波，耍求频率、相位可调。实现VGA 番秃波要求用DE2-70幵发板完成。 、DDS信器设计要求: 频率两档fiT凋； 峰峰值两档可调； 二、VGA波形和字符显示设计耍求: 用红色敁示2个周期波形； 在屏幕下方显示字符库。 2.设计原理及分析 一)DDS原理(以正弦信号为例) 对于正弦信号发生器，它的输出可以用下式来描述： sout = Asin(2^/0?,C=Asin(^) (1 ) 其中，SocT是指该信号发生器的输出信号波形，foCT指输出信号对应的频率。上 式的表述对于吋间t是连续的，为了用数字逻辑实现该表达式，必须进行离散化 处理，用基准吋钟elk进行抽样，令正弦信号的相位0为 3 — 271 fout t (2 ) 在一个elk周期Tclk,相位0的变化量为 Nd = 2jrfoutTcik = 27rfout/ fdk (3 ) 为了对A沒进行数字量化，把2 71切割为2由此，每份elk周期的和位增量A沒用 量化值 (5 ) 显然，信号发生器的输出可描述为： s outk = Asin(B6i+B^) (6 ) 其屮0K-1指前一个elk周期的相位值，同样得出 7 8 9场逆程扫描轨迹? *正^王轨迹w 弦ROM奔找表、和DAC构成。如图 7 8 9 场逆程扫描轨迹 ? * 正^王轨迹w 弦ROM奔找表、和DAC构成。如图1中相位累加器、相位 调制器、正弦KOM查找表是DDS结构屮的数字部分，由于具有数控频率合成的功 能，可称为 NOC（Numerically Controlled Oscillators） o 參鬌 图1 DDS信号发生器结构 二）VGA显示原理 常见的计算机显示器有CRT （ Cathode Ray Tube ,阴极射线管）显示器和液晶 显示器，本次设计针对CRT显示。CRT中的阴极射线枪发出电子束打在涂宥荧光 粉的荧光屏上，产生RGB三基色，合成一个彩色像素。用逐行扫描的方式显示阁 像。扫描从屏幕左上方开始，从左到右，从上到下，进行扫描。每扫完一行， 电子束回到屏幕的左边下一行的起始位置，在这期间，CRT对电子朿进行消隐， 每行结束吋，用行同步信号进行行步；扫描完所冇行，用场步信号进行场同 步，并使扫描回到屏幕的左上方，同时进行场消隐，预备下一场的扫描。 图2扫描轨迹 -其中蓝色-行正程，红色-行逆程；正程显示（实线），逆程消隐（虚线） 1. VGA标准 VGA标准共有5个信号：R （红色）、G （绿色）、B （蓝色）、HS （行同步）、VS （场 同步） 支持640*480分辨率 图3 图3 VGA显示标准（行） 表1行扫描时序 图4 VGA显示标准（场） 图4 VGA显示标准（场） 行扫描时序（单位：像素，即输出一个像素的时间） Ta Tb Tc Td Te Tf Tg 时间 96 40 8 640 8 8 800 表2场扫描时序 场扫描时序（单位：行，即输出一行的时间） H Fb Fr Ira It^ Frf FFg 时间2 时间 2 25 $ 480 8 2 VGA显示标准 时钟频率:25. 175MHz （输出像素的频率） 行频：31469Hz 场频：59.94Hz （每秒图像刷新频率，约60Hz） 2.时序处理 分别将场同步信号和行同步信号做时间近似处理 表3对行同步做近似处理 行扫描时序（单位：ns） Ta Tb Tc Td Te Tf Tg 时间 3.8 1.6 0.3 25.4 0.3 0.3 前项之和 5.7us 26us 表4对场同步做近似处理 场扫描时序（单位：行） Ta Tb Tc Td Te Tf Tg 时间 2 25 8 480 8 2 525 作近似处理 2 忽略 480 忽略 482 一？.分频?6＞分频‘ 4^?.分频i 5()Mhz ) 25Mhz 31 Khz 食 64hz 0系统吋钟1像素时钟 t r ell 8 OlJ rnh 3 / ? ——? dk data data [SO t / 厂 A —? addr addr 8 8 M ）。wave RAM巾可以写 司明波形显示原理。 图6波形显示结构图 采样频率=像素频率0 0原始波形addrdata0031052 采样频率=像素频率0 0 原始波形 addr data 0 03 1 05 2 07 3 09 4 09 5 07 6 05 7 03 8 01 9 00 ? ? ? 1,10 ?? ?? ?令? ??? ???