超高速传输物理编码子层PCS研究及实现-通信与信息系统专业论文.docx

I I 摘要 摘 要 近年来，互联网流量飞速增长，现有核心网骨干路由器 100G 的传输容量几 乎已经耗尽。为了满足不断增长的带宽需求，运营商必须不断扩展骨干网络节点 的容量。考虑到未来的流量增长和业务发展，更大容量的全新平台将会成为运营 商首选的扩容方式，超高速的传输网络将会成为未来的发展趋势。 本文主要基于 IEEE802.3ba 标准，并结合正在制定的 IEEE802.3bs 标准中提 出的 OTN（Optical Transport Network）支撑特性，对超高速传输网络的物理编码 子层 PCS（Physical Coding Sublayer）进行了设计，并在 FPGA 上对 PCS 子层的 功能进行了实现。 本文首先介绍了以太网的相关内容，接着对多路并行 100GE 中的单路 100GE PCS 子层的功能和关键技术点做了详细的研究和分析，最后重点阐述了单路 100GE PCS 子层的逻辑设计、逻辑实现以及仿真验证。 根据 IEEE802.3ba 中提出的多通道分发 MLD（Multi-lane Distribution）机制， PCS 子层将数据分发到逻辑虚通道 VL（Virtual Lane）上，并通过不同的复用方 式适配不同的光模块，从而完成在介质上的传输，本文对这一机制进行了详细的 理论分析。多通道分发机制也是 100GE 的核心机制，并可适用于更高速的以太网 传输。 根据以太网客户数据和 OTN 间的映射特性，将 IEEE802.3ba 标准中 PCS 子 层的 64B/66B 编解码模块用 IFG 添加/IFG 删除模块替代，让 PCS 子层直接产生 可用于映射到 OTN 帧中的 MAC（Media Access Control）帧数据流，简化 100G 传输网络中的数据处理过程。 本文的逻辑实现具有预研性质，对用 IFG 添加/IFG 删除替代 64B/66B 编解码 用于 超高速 传 输 网 络 的 可 行 性 进 行 验 证 。 通过 在 Eclipse 软件中通过编写 VerilogHDL 硬件描述语言对 PCS 子层中的功能模块进行逻辑设计，在 Modelsim 中完成了仿真，在 Vivado 中完成综合、布局布线并生成比特流文件。最后，将文 件加载到 Xilinx 公司的 7 系芯片 XC7VX690T 中进行了测试验证。仿真结果证明 了本文逻辑设计的正确性，说明本文成功实现了 IFG 添加/IFG 删除以及多通道分 发机制。 关键词： PCS，超高速，IEEE802.3，多通道分发，IFG 添加/IFG 删除 II II ABSTRACT ABSTRACT In recent years, internet traffic grows rapidly. The capacity of existing 100G routers has almost been exhausted. Internet Service Providers(ISPs) have to expand the capacity of backbone devices in order to meet the internet traffic. Considering traffic growth and business development, a new platform with larger capacity should be a top priority for ISPs to expand the capacity, and ultrahigh speed transmission network should become the future trend. This paper is based on IEEE 802.3ba standard, and combined with OTN(Optical Transport Network) support characteristics proposed in IEEE 802.3bs. The PCS (Physical Coding Sublayer) over ultrahigh speed transmission network is designed and implemented in this paper. The related content of Ethernet is introduced firstly. Then followed a detailed study and analysis about the functions and key technical points in one of the mul