低噪声电荷泵锁相环研究与设计-微电子学与固体电子学专业论文.docx

华 华 中 科 技 大 学 硕 士 学 位 论 文 PAGE 10 PAGE 10 1 绪论 1.1 本课题来源及研究意义 本课题来源于华中科技大学自主创新研究基金项目，项目名称为下一代光纤通 信系统EDC 芯片的超高速CDR电路研究。光纤通信为通信系统提供了极大的传输带 宽，成为信息网络最主要的传输手段。但是不同频率的光在传输过程中由于色散效 应，最终会产生码间干扰（ISI）而形成误码。在光纤通信系统中，时钟数据恢复电 路（CDR）起着极为重要的作用，它能从串行的数据流中恢复出同步时钟信号，并 且利用该时钟信号进行数据信号的再提取。采用标准CMOS工艺的超高速时钟数据恢 复芯片具有集成度高，工艺成熟，成本低，稳定性高等突出优点，并逐渐成为当今 研究的重点。由于CMOS工艺具有工作速度低和噪声性能差等缺点，因此需要设计出 新的电路结构和采用一些新技术来克服CMOS工艺的这些不足，这成为了该项目的研 究重点和难点。电荷泵锁相环（PLL）电路是CDR电路的基础，在深入学习和研究 PLL电路之后，我们就能更好的理解CDR电路，为研究基金项目打下基础。低噪声是 当今锁相环技术研究的一个重点和难点，噪声影响着锁相环的性能，深入研究锁相 环的噪声有利于锁相环的性能得到提高。 1.2 低噪声锁相环的发展 锁相[1] (phase-locking)的概念是在二十世纪三十年代提出来的，1932 年外国工程 师 DeBellesize 实现了世界上第一个锁相环路。直到 1940 年，锁相环在电视接收机水 平扫描的同步装置中才得以应用。由于锁相环能对噪声进行抑制。当应用锁相环滤 除噪声后，荧光屏上的图像就更加稳定清晰[2]。在 50 年代，随着空间技术的发展， 杰斐和里希廷第一次发表了包含有噪声效应的锁相环路线性理论分析的文章，同时 他们在文章中解决了锁相环路最佳化设计的问题。在 60 年代，由于锁相环各部件制 作费用高昂，因此锁相环的发展受到一定的限制。到 70 年代，随着集成电路技术的 发展，使得锁相环由于成本高而受到限制的这一问题得到解决。逐渐出现了多种专 用集成锁相环，目前对于锁相环的研究来说主要在高速、低噪声、低功耗等方面做 文章，其中低噪声锁相环的研究更成为当前研究的难点和热点。 目前，国内 IC 设计水平发展相对落后，国内的模拟电路的设计特别是高性能的 模拟电路设计仍然是非常薄弱的环节，锁相环设计技术也不例外。锁相环的实用核 心技术主要掌握在国外几家大企业中。国外几家大公司研究的锁相环芯片在速度、 功耗和噪声等性能指标都达到了相当高的水准。但是锁相环技术的研究已经引起国 内关注，尤其是低噪声锁相环技术的研究得到了更加多的重视，这对对提高我国集 成电路设计能力有重大意义。 1.3 本论文所做的主要工作以及文章结构 本论文在研究二阶电荷泵锁相环的线性模型基础上，分析了环路的稳定性，并 对电荷泵锁相环的各功能模块的相位噪声进行建模，这为从结构上以及环路参数上 设计低噪声锁相环提供了理论依据。为了降低锁相环输出的噪声，论文主要从以下 三个方面来做工作：首先是从电路结构上设计了低噪声的模块，如低噪声的压控振 荡器、无死区的鉴频鉴相器、低毛刺的电荷泵等。然后，通过优化环路带宽来达到 降低电荷泵锁相环的输出噪声的目的。最后，通过精心地版图设计来降低电荷泵锁 相环的噪声。 本论文共分为五章来进行论述。 第一章 绪论：主要介绍了本论文的研究背景、意义以及低噪声锁相环的发展状 况，这一章还介绍了论文所做的主要工作以及文章的结构。 第二章 低噪声电荷泵锁相环的设计理论：首先对电荷泵锁相环各功能模块进行 了介绍，然后求出了每个模块在 S 域中的传输函数，这为从环路带宽来优化系统的 噪声打下理论基础。接着阐述了相位噪声的基本理论以及对电荷泵锁相环各模块进 行噪声建模。通过对每个模块的噪声建模，这为设计低噪声的锁相环的每个模块提 供了理论依据。最后，对锁相环的整体相位噪声进行了分析并提出了通过优化环路 参数来降低相位噪声的方法。 第三章 低噪声电荷泵锁相环的电路设计及仿真：在结构上进行了低噪声锁相环 的设计，包括设计低噪声的压控振荡器、无死区的鉴频鉴相器、低毛刺的电荷泵等 模块，对于鉴频鉴相器，因为它的相位噪声相对其它模块来说要低几个数量级，所 以论文中并不注重通过从结构上的改进来降低它的固有相位噪声，而是把重心放在 消除鉴频鉴相器的鉴相死区上。对于电荷泵的低噪声设计，论文中更多的是考虑如 何消除电荷泵模块的非线性问题，如果这些问题得不到较好的解决，将在输出信号 的功率谱中产生毛刺。这一章就从这三大块出发，设计满足各自性能的模块。然后 通过优化环路参数来进一步降低系统的相位噪声。 第四章 低噪声电荷泵锁相环的版图设计：主要从版图上来对电荷泵锁相环的相