基于dds和pll的宽带yto频率综合器设计与实现-控制理论与控制工程专业论文.docxVIP

万方数据 万方数据 分类号 密级 UDC 注 1  学 位 论 文 基于 DDS 和 PLL 的宽带 YTO 频率综合器设计与实现 （题名和副题名） 陈鑫 （作者姓名） 指导教师 秦开宇 教 授 电子科技大学 成 都 （姓名、职称、单位名称） 申请学位级别 硕士 学科专业 控制理论与控制工程 提交论文日期 2013.05.03 论文答辩日期 2013.05.06 学位授予单位和日期 电子科技大学 2013 年 06 月 23 日 答辩委员会主席 评阅人 注 1：注明《国际十进分类法 UDC》的类号。 RESEARCH AND IMPLEMENTATION OF FREQUENCY SYNTHESIZER BASED ON DDS AND PLL TECHNOLOGY A Master Thesis Submitted to University of Electronic Science and Technology of China Major: Control Theory and Control Engineering Author: Xin Chen Advisor: Professor Kaiyu Qin School: School of Aeronautics and Astronautics 独 创 性 声 明 本人声明所呈交的学位论文是本人在导师指导下进行的研究工 作及取得的研究成果。据我所知，除了文中特别加以标注和致谢的地 方外，论文中不包含其他人已经发表或撰写过的研究成果，也不包含 为获得电子科技大学或其它教育机构的学位或证书而使用过的材料。 与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明 确的说明并表示谢意。 作者签名： 日期：2013 年 5 月 6 日 论 文 使 用 授 权 本学位论文作者完全了解电子科技大学有关保留、使用学位论文 的规定，有权保留并向国家有关部门或机构送交论文的复印件和磁 盘，允许论文被查阅和借阅。本人授权电子科技大学可以将学位论文 的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或 扫描等复制手段保存、汇编学位论文。 （保密的学位论文在解密后应遵守此规定） 作者签名： 导师签名： 日期：2013 年 5 月 6 日 摘要 摘要 本文首先对直接数字频率合成技术和锁相环技术的自身的优点及其限制性问 题进行了分析。由于锁相环具有窄带滤波和负反馈调节特性，所以在采用小数分 频或者多环路形式的基础上，能够实现输出频率稳定度高、频谱纯度好、频率分 辨率较高、输出频率范围较宽的频率合成器。但小数分频带来的杂散以及环路滤 波器的带宽，限制了锁相式频率合成器的频率分辨率和频率切换速度。DDS 频率 切换速度快、频率分辨率高，但输出频率低，并存在较多的杂散。为了实现性能 更好的频率合成器，因此采用了将 DDS 和锁相环相结合的新式混合式频率合成技 术，并介绍了三种混合式频率合成方案，即 DDS 和 PLL 混频式，DDS 激励 PLL 式以及 PLL 内插 DDS 式，并对其性能进行了分析和比较。 本文根据两种系统的不同指标和需求，以研究 DDS 激励 PLL 式和 PLL 内插 DDS 式频率合成器为目的，分别实现了 DDS 激励 PLL 式的扫描频率合成器（频 率范围为 3.976GHz~6.976GHz）和 PLL 内插 DDS 式的单点频率合成器（频率范围 为 3GHz~10GHz、频率分辨率为 1Hz），并对其关键器件的选择、关键电路的设计 以及控制程序的实现过程进行了详细的介绍。DDS 激励 PLL 式，用 DDS 的输出 信号作为锁相环路的参考信号，通过改变 DDS 的输出频率来改变最终的锁定频率， 由于摆脱了小数分频对环路滤波器带宽要求较窄的束缚，从而提高了频率切换速 度，系统的频率分辨率由 DDS 决定。PLL 内插 DDS 式，将 DDS 插入到锁相环路 的反馈环路中，替代小数分频器充当精细分频器使用，由于摆脱了小数分频器平 均意义上的小数分频，在没有采用任何调制方法的情况下，系统的杂散性能得到 了改善。 通过最后的测试结果表明，采用这两种方案均能实现上述两种不同的系统， 并能够达到系统的性能指标。与 DDS 激励 PLL 式相比，PLL 内插 DDS 式，由于 DDS 作为分频器在反馈环路中使用，所以实现固定步进频率扫描功能的控制程序 设计较为复杂。但 DDS 激励 PLL 式的输出频率范围与 PLL 内插 DDS 式相比较窄。 关键词：频率合成，DDS，锁相环，相位噪声，杂散 I ABSTRACT ABSTRACT Firstly, both advantage and disadvantage of the direct digital