基于游程编码的测试数据压缩方法研究-计算机应用技术专业论文.docxVIP

基于游程编码的测试数据压缩方法研究-计算机应用技术专业论文.docx

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
独 创 性 声 明 本人声明所呈交的学位论文是本人在导师指导下进行的研究工作及取得的研究成果。 据我所知,除了文中特别加以标志和致谢的地方外,论文中不包含其他人已经发表或撰 写过的研究成果,也不包含为获得 合肥工业大学 或其他教育机构的学位或证书而使 用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的说 明并表示谢意。 学位论文作者签字:虎号 签字日期: 2011 年 12 月 10 日 学位论文版权使用授权书 本学位论文作者完全了解 合肥工业大学 有 关保留、使用学位论文的规定,有权 保留并向国家有关部门或机构送交论文的复印件和磁盘,允许论文被查阅或借阅。本人 授权 合肥工业大学 可以将学位论文的全部或部分论文内容编入有关数据库进行检 索,可以采用影印、缩印或扫描等复制手段保存、汇编学位论文。 (保密的学位论文在解密后适用本授权书) 学位论文者签名: 虎号 导师签名: 梁华国 签字日期: 2011 年 12 月 10 日 签字日期: 2011 年 12 月 10 日 学位论文作者毕业后去向: 工作单位: 电话: 通讯地址: 邮编: I I 基于游程编码的测试数据压缩方法研究 摘 要 近年来 ,集成 电路 遵 循着著 名的摩尔定律 ,其集成度越来越高,已从 片上 系统 SoC(System on a Chip)发展到 片上网 络 NoC( Network on a Chip)。VLSI CMOS 工艺的 特征尺 寸也已经 下降到 纳米 级,在此数 量级的 尺 寸下,缺陷 的密 度变得 更高, 工艺 的 不稳定 性也更 加突 出 。在电 路设计 变得 复 杂的同 时,对新 生产的 芯片进 行测 试 也变得 越来越 困难 , 测试成 本逐年 上升 。 因此探 求合理的 方法来降 低测试 成本 成为重要 的研究 方向 。 测试数 据压缩 技术 可 有效的 减少测 试时 间 和降低 测试成 本, 本 文以集 成芯 片测试数 据压缩 的游 程编码为 研究对 象。 本文基于 游程提 出了 一种编码 压缩方 案。 该编码方 案类似 于 EFDR 码,不 同之处在 于相同 的后缀下,本 方案码 字表 示的游程 长度 比 EFDR 短 2 位, 因此 压缩率略 低于 EFDR 码。进一 步考虑 游程 的相关性 ,如果 连续 出现长度 相同的 0 游程和 1 游程 ,可 以分别采 用标志 位来 表示,从 而进一 步提 高压缩率 。 关键词 :片上系统; 片上网络 ;游程 相关 性;编码 ;数据 压缩 II II The Research of Test Data Compression Based on Run-length Encoding Abstract Integrated Circuits (IC) followed Moores Law, its integration is higher and higher. In recent years, the VLSI developed from SoC (System on a Chip) to NoC (Network on a Chip). The VLSI CMOS technology feature size has also decreased to the nanometer level, under the feature size of this magnitude, the defect density becomes higher and the process instability is also more prominent. While the circuit design becomes complicated, the test of chips becomes more and more difficult, and the testing costs increasing every year. Therefore, exploring rational methods to reduce testing costs become an important research direction. Test data compression techniques can effectively reduce test time and testing cost. This thesis has studied run-length encoding in integrated chip test data compression. This paper proposed a compression schem

您可能关注的文档

文档评论(0)

peili2018 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档