面向眼部特征检测算法的嵌入式SoC硬件架构研究-计算机系统结构专业毕业论文.docxVIP

面向眼部特征检测算法的嵌入式SoC硬件架构研究-计算机系统结构专业毕业论文.docx

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
中文摘要 眼部特征检测是图像处理与识别领域的热点研究问题,在人机自然交直等诸 多领域都扮演着重要的角色。为了使嵌入式眼部特征检测系统兼顾软件设计的灵 活性和硬件实现的高效性,本文利用软艘件协间设计方法,对课题组多年积累的 眼部特征检测算桂进行 SoC 系统架构的设计,并对其中的一些关键问题进行研 L 究。 本文首先利用 ARM 嵌入式硬件平台对算法进行移植,初步确定了算法在嵌 入式环境运行时的主要性能瓶颈。在系统架构设计阶段,利用电子系统级设计方 法,以 ARM 平台性能分析结果为基础,对软艘件任务进行划分,井确定了一种 以Nio叫I 处理器软核作为系统核心,以 Avalon 总线作为互连结构的 SoC 系统架 构。在软硬件协间设计阶段,针对肤色分割和平滑去噪两个系统瓶颈部分,分别 基于查找表和行缓冲技术设计专用硬件处理单元。 另外为提高算法性能,需要发掘算法的潜在并行性,并结合 Nios 处理器可 配置可扩展指令集对软件进行优化。首先充分利用总统宽度对多个像索数据同时 进行访问,并设计专用定制指令对这些像素并行处理;其次分析某些累加算法的 循环程序结构并进行改进,减少谛问存储器的额外开销:最后对程序中某些复杂 控制流结构用定制指令代替,提高指令流水线的效率。 通过在 FPGA 上构建 SoC 系统架构的原型设计平台,进行软硬件协间验证 的性能评价结果可以看出,本文提出的 SoC系统以较少的硬件资撒开销工作在 较低 100阳Iz 的频率下,可以达到 25 帧/s 的实时图像处理速度,与 PC 软件处 理速度相当,基本满足了系统的性能要求。 关键词: SoC 硬件架构电子系统级设计软硬件协同设计 Nios 处理器 ABSTRACT Eye feature detection which plays an important part in human computer interaction and many 0由自areas has been a hot resωch topic in image processing and recognition. In order 阳 make an embedded eye fea阳re detection system have bo由 flexibi1ity of software and high performance of hardware,this thesis presents a SOC hardware architecture for the eye fl倒ture detection algorithm based on the 如 hardwarelso 位ware ∞翩design methodology. Some important design issues are also discussed in this thesis. 丁he algorithm is ported to ARM embedd创 hardware platform first to check the bottleneck of the algorithm p町formance. In system architecture design phase,a system which is based on a Nios-II 80ft pr∞essorωre as system kαnel and Avalon Bus as the interconnective struc阳re is proposed according to the electronic system level design method, hardware/so :ftware task partition and ARM evaluation result. In hardwarelso 位ware co-design phase,a special hardware processing unit which is bas叫 on the Look-up table and line buffi町 method is designed for two bottleneck parts,skin color segmentation and smoothing/denoising. In addition, the potential parallelism ofthe algorithm is explored and is optimized by 由e reconfigurable and extensible instru

您可能关注的文档

文档评论(0)

131****9843 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档