雷达信号处理恒虚警设计实现-微电子学与固体电子学专业论文.docxVIP

Design and Implementation of CFAR in radar signal processing A Dissertation Submitted to Xidian University in Candidacy for the Degree of Master in Microelectronics and Solid-State Electronics By Fan yuyang Xi’an, P. R. China January 2013 独创性（或创新性）声明 本人声明所呈交的论文是我个人在导师指导下进行的研究工作及取得的研究 成果。尽我所知，除了文中特别加以标注和致谢中所罗列的内容以外，论文中不 包含其它人已经发表或撰写过的研究成果；也不包含为获得西安电子科技大学或 其它教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做 的任何贡献均已在论文中做了明确的说明并表示了谢意。 申请学位论文与资料若有不实之处，本人承担一切相关责任。 本人签名： 日期 关于论文使用授权的说明 本人完全了解西安电子科技大学有关保留和使用学位论文的规定，即：研究生 在校攻读学位期间论文工作的知识产权单位属西安电子科技大学。本人保证毕业 离校后，发表论文或使用论文（与学位论文相关）工作成果时署名单位仍然为西 安电子科技大学。学校有权保留送交论文的复印件，允许查阅和借阅论文；学校 可以公布论文的全部或部分内容，可以允许采用影印、缩印或其它复制手段保存 论文。（保密的论文在解密后遵守此规定） 本学位论文属于保密，在 年解密后适用本授权书。 本人签名： 日期 导师签名： 日期 摘 摘 要 摘 要 在脉冲多普勒雷达中，数字信号处理器有着重要的作用。伴随着集成电路产 业的发展，把雷达的数字信号处理部分做成集成电路已经成为当今主流。本文主 要研究的是雷达数字信号处理器中的恒虚警部分以及它周围处理模块（求模模块 和乒乓操作模块）电路的设计验证的工作。 本文首先介绍了求模、乒乓操作、恒虚警三部分在雷达数字信号处理芯片中 的位置和作用，并且用两种方法对恒虚警模块前面的求模电路进行了对比设计。 接着分析了常见恒虚警的算法和性能，重点对排序(OS)类恒虚警所需的关键技术 （排序算法和排序电路）进行了设计分析，选取了一维线性求模方法求模，并结 合多目标应用选取了排序选大算法完成了基于 FIFO 的排序选大（OSGO）恒虚警 电路设计；考虑到 OSGO 恒虚警电路中边界距离单元的特殊性，使门限计算更为 准确实用；针对数据进入 OSGO 恒虚警处理器的特点，采用把数据速度维输入转 换为距离维输出的乒乓操作。整个恒虚警 IP 核采用 Matlab、Modelsim 来对设计功 能进行验证，成功的把多个目标判定出来。最后，对恒虚警 IP 核 RTL 级代码进行 综合，基于 SMIC 0.13um 的标准工艺库，该设计工作频率达到了 200MHZ。 关键字：雷达信号处理 求模 排序 OSGO 恒虚警 Ab Abstract Abstract Digital signal processors play an important role in a pulse Doppler radar. Along with the development of the integrated circuit industry ,making radar digital signal processors on integrated circuits has become a new trend. The paper focuses on the CFAR (constant false alert rate) of the radar digital signal processor and the processing module around the CFAR, including in modulo circuit module and ping-pong operation module. Firstly, this paper introduces the position and the role of modulo circuit, ping pong operation, and the CFAR in radar digital signal processing chip. It presents two methods to design the modulo circuit front of the CFAR module and makes a contrast between the