中频软件无线电系统的FPGA实现方案.docxVIP

中频软件无线电系统的FPGA实现方案 一、引言 现代通信技术、微电子技术和计算机技术的飞速发展，促进了无线通信技术从数字化走向软 件化。软件无线电的出现掀起了无线通信技术的乂一次革命，它已经成为目前通信领域中最为巫要的研究方 向之一。所谓软件无线电，是指构造一个通用的、可重复编程的硬件平台，使其工作频段、调制解调方式、 业务种类、数据速率与格式、控制协议等都可以进行重构和控制，选用不同的软件模块就可以实现不同类型 和功能的无线电台，其核心思想是在尽可能靠近天线的地方使用宽帯A/D和D/A变换器，并尽可能地用软件 来定义无线功能［1 ］。 软件无线电具有极人的应用价值和广泛的应用前呆。在军事上，不但可以解决不同无线设备间 的互连互通,而且还可以现场开发新波形。在商业方而，可实现移动通信的无缝接入和完全自山的个人通信, 缩短系统的开发周期和降低运营商的成本，现己成为3G和4G所采用的一项关键技术。 本文研究了中频软件无线电的实现方案,并设计了基于FPGA的通用硬件平台。在此平台上， 通过PC机下载软件,实时实现了软件无线电中频至基带的波形处理和多种不同的调制解调方式。 二、软件无线电的系统结构 软件无线电赋予了无线电台多种特性。如图1所示，软件无线电用软件定义了包括RF信道接 入和波形合成等空屮接口的所有方面，宽带ADC和DAC在屮频转换每个RF业务频段成为模拟和数字形式， 带宽为WS的宽带数字接收机信号流包括了全部用户信道，其中每个用户的带宽Wc《WS。 在图1所示的软件无线电中，中频ADC和DAC信道可以同时使用可编程的数字硬件和软件來 处理。中频处理包括：用来分离用户信道的滤波;数字波束成形;空时联合均衡；空间分集、极化或频率分集 信道的综合，以及捕获高质量波形的其它方法。一般情况下,需要多个中频，或者用零中频来处理。数字下变 频技术可以利用带通波形抽样信号的频域周期性，将带通波形直接变换到基带。 在软件无线电的发射机中，基带信号由软件实现的信道调制解调器转换成抽样后的信道波形， 驱动高性能DAC。中频处理软件还可以对基带信号进行预加重或非线性预编码处理。具休实现时，调制解调 功能、中频处理和RF信道接入可以合并成一个部分，例如直接转换接收机。另夕卜,软件或各种特性间实吋转 换的动态编译允许这些分立的功能集成到-?个如FPGA这样的器件中。 三、中频软件无线电实现方案的研究 典型的屮频软件无线电的通用硬件平台结构如图2所示，包括A/D变换器、D/A变换器、数 字信号处理模块和PC机,具有很强的灵活性和高度的开放性。 图2中魏软件无线电的通用硬件平台结构 图2中的数字信号处理模块用來实现多媒体处理、调制解调、波形处理、上/卞变频和控 制等功能。此模块可以灵活扩展，满足不同无线通信系统对数字信号处理的运算速度和运算量的耍求。PC 机具冇良好的人机接口，可以完成如下功能：初始化系统;捉供软件开发环境;实现在线/离线开发应用软件; 下载软件到数字信号处理模块等等。 软件无线电中数字信号处理能力所面临的挑战 数字信号处理模块是软件无线电的核心部分。软件无线电耍求数字信号处理模块能实时处理 ADC变换后的数字信号，并用软件的方法来实现人量的无线电功能，这些功能包括：编解码、调制解调、滤 波、同步、盲均衡、检测、数据加密、传输加密纠错、跳扩频及解扩和解跳、通信坏境评估、信道选择等, 而单个DSP根木无法完成这些功能，对于基站则差距更大。 考虑单个信道的情况，故基本的解调需要10次操作/秒，一个性能良好的FIR/IIR信道选择滤 波器需要100次操作/秒，再加上均 衡、解交织、信道解码、解复用、差错控制等等。对于一个采样率为30?50HHz的信道，所需要的处理速度 很容易就达到了 5000MIPS（每秒百力指令）。文献［2］对单信道DSSS （直接序列扩频）军事波形的处理需 求进行了估计：此波形的码片速率为10 Mchip/s, ADC的采样率为40 MSPS,数据速率为9 600 bit/s, 完成脉冲成形、PN （伪随机）码产生、解复用、解扩/相关、载波同步、跟踪、Viterbi译码、盲均衡和控 制等功能;全部所需要的处理速度大约为12. 78 GELOPS （每秒十亿次浮点操作）。现在3G所使用的宽带 CDMA技术,单信道所需要的处理速度的量级也与上述军事波形相当，甚至更高。对于基站，由于需要处理很 多信道，所需要的处理速度会达到上千GIPS （每秒十亿指令）的量级。 然而H前可用的一些高速DSP的性能，故快的也不超过5 GIPS,与实际需求相差巨大。这种 处理资源的匮乏，被称Z为DSP瓶颈［3］，是影响软件无线电发展的一个至关逼要的技术挑战。 实现中频软件无线电系统的传统方法 为解决数字信号处理资源廣乏这一问题，H前实现屮频软件无线