CdZnTe像素探测器读出电子学研制.pptxVIP

开题报告 CdZnTe像素探测器 读出电子学研制 报告提纲 背景介绍 读出电子学的设计与实现 电子学系统的测试 2019-8-1 2 1.背景介绍 第二批先导专项：先进天基太阳天文台（ASO-S） 科学目标：“一磁两暴” 三个载荷：全日面太阳矢量磁像仪（FMG）、莱曼阿尔法太阳望远镜（LST）、太阳硬X射线成像仪（HXI） 2019-8-1 3 1.背景介绍 2019-8-1 4 测量对象：30KeV-300KeV的X射线 复合准直傅立叶变换成像 光栅+闪烁晶体+PMT 探究使用CdZnTe像素探测器的可行性 太阳硬X射线成像仪（HXI） 1.背景介绍 常见半导体探测器材料： Si，HPGe，CdTe，CdZnTe... CdZnTe探测器优点： 平均原子序数高，测量能段宽，电阻率高，可以在常温下工作。多像素结构可以用于实现X/γ射线成像。 2019-8-1 5 1.背景介绍 CdZnTe像素探测器由迪泰克公司(西北工业大学)研制，需要多通道、低噪声的电荷测量系统 电荷灵敏放大器ASIC，挪威IDEAS VA32TA6.3 /picshow.php?cat_id=104id=215 http://astro-h.isas.jaxa.jp/en/ / 2019-8-1 6 电荷灵敏放大器VA32TA6.3 2019-8-1 7 2.读出电子学的设计与实现 ±16fC 32 channels, 1mW/channel 10 bits resolution 10MHz(max.) conversion clock 2.读出电子学的设计与实现 2019-8-1 8 读出电子学整体结构 2.读出电子学的设计与实现   2.读出电子学的设计与实现 ASIC连接：wire bonding 引线材质：Au 引线直径：0.8um 2.读出电子学的设计与实现 生产商：EMCO 型号：CA12N-5T 电压输出范围：0V到-1250V 纹波噪声：0.001 % 2.读出电子学的设计与实现 FPGA电平： 0V/3.3V ASIC电平： +1.5V/-2.0V 电平转换：数字隔离器 2.读出电子学的设计与实现 通讯方案： USB（Cypress FX2LP） 2. 串口（MAX232） 2.读出电子学的设计与实现 2019-8-1 15 FPGA逻辑设计框图 2.读出电子学的设计与实现 FPGA：Intel Cyclone(Altera) 型号：EP3C16Q240 硬件描述语言：Verilog 2019-8-1 16 上位机程序设计框图 LabWindows/CVI界面 2.读出电子学的设计与实现 3.电子学系统的测试 工作模式：VATA 信号产生：outp/m 信号类型：差分电流 仿真工具： Orcad Pspice 增益：4.1mV/μA outp/m 差分电流转差分电压 差分电压转单端 ADC VA32TA6.3 (仿真结果) 3.电子学系统的测试 (初步结果) 刻度范围：0~23fC 线性范围：0~16fC 系统增益：109bin/fC (93.2mV/fC) 刻度电路示意图 3.电子学系统的测试 (初步结果) 室温下电子学平均噪声4.4bin，约为250e- CdZnTe探测器未接入 ~57e-/pF 总结与展望 正在进行： 搭建γ射线准直平台，利用放射源对探测器系统进行测试 使用VATA450.3芯片（±40fC）扩展光子能量范围可达1.1MeV 2019-8-1 20 总结： 该电子学系统初步实现对CdZnTe探测器多通道低噪声读出（进一步优化噪声水平） 探测器系统最大能量测量范围450KeV（16fC） 感谢核探测与核电子学国家重点实验室开放课题对该项目的支持