集成电路版图设计与验证培训课件(PPT 67页).pptVIP

* 接触式和接近式曝光 * 掩膜 * 图形转移 * 图形转移 * 5 常用工艺之二：光刻 集成电路中每一层的制备都需要涂一层光刻胶，都需要一层掩膜版，也需要曝光、显影以及刻蚀。 一个芯片制造可能需要20或30个这样的材料层。 多晶硅的刻蚀：预刻蚀、主刻蚀、过刻蚀 * 6 常用工艺之三：刻蚀 光刻：将图形转移到覆盖在半导体硅片表面的光刻胶 刻蚀：将图形转移到光刻胶下面组成器件的各层薄膜上 湿法刻蚀：掩膜层下有横向钻蚀 干法刻蚀：等离子体辅助刻蚀，是利用低压放电等离子体技术的刻蚀方法 * 6 常用工艺之三：刻蚀 * 6 常用工艺之三：刻蚀 * 6 常用工艺之三：刻蚀 各向异性腐蚀 （湿法刻蚀） 各向同性腐蚀：例如在铝线的刻蚀过程中，加入含碳的气体，以形成侧壁钝化，这样可以获得各向异性刻蚀效果 * 6 常用工艺之三：刻蚀 * 7 常用工艺之四：掺杂 作用：形成PN结，形成电阻，形成欧姆接触，形成双极晶体管的基区、发射区、集电区或MOS管的源和漏。 主要的掺杂工艺：扩散和离子注入 扩散：根据扩散的原理，使杂质从高浓度处向低浓度处扩散。两个要素：高温和浓度梯度。 * 7 常用工艺之四：掺杂 离子注入：与扩散比，离子注入技术具有加工温度低、大面积注入杂质仍能保证均匀、掺杂种类广泛等优点。 原理：用一台离子加速器加速杂质粒子向前运动，轰击硅晶圆表面，最后杂质粒子能量损失后，渗入到晶圆内部停留下来形成。 漏源自对准：离子注入可以使用光刻好的薄膜材料作为掩膜来形成对准方法。 * 扩散和离子注入的对比 * 离子注入 * 注入损伤 注入损伤：带有能量的离子进入半导体衬底，经过碰撞和损失能量，最后停留下来。 电子碰撞：电子激发或新的电子空穴对产生 原子核碰撞：使原子碰撞，离开晶格，形成损伤，也称晶格无序 * 晶格无序 * 退火 由于离子注入所造成的损伤区及无序团，使迁移率和寿命等半导体参数受到严重影响。 大部分的离子并不位于替位位置 为了激活注入的离子，并回复迁移率和其他材料的参数，必须在适当的时间与温度下将半导体退火。 * 8 常用工艺之五：薄膜制备 目的：通过物理或化学方式在硅晶圆上淀积材料层，来满足集成电路设计的需要，如金属、多晶硅及磷化玻璃等。 常用方法：氧化、物理气相淀积和化学气相淀积 * 8 常用工艺之五：薄膜制备 四种薄膜：氧化膜；电介质膜；多晶硅膜；金属膜 * 8 常用工艺之五：薄膜制备 （1）氧化 SiO2的作用 屏蔽杂质、栅氧化层、介质隔离、器件保护和表面钝化 SiO2的制备 需要高纯度，目前最常用的方法是热氧化法。主要分为干氧氧化、水汽氧化和湿氧氧化三种。 氮化硅的制备 主要用作：金属上下层的绝缘层、场氧的屏蔽层、芯片表面的钝化层。 集成电路版图设计与验证 章半导体制造工艺简介 * 学习目的 （1）了解晶体管工作原理，特别是MOS管的工作原理 （2）了解集成电路制造工艺 （3）了解COMS工艺流程 * 主要内容 3.1半导体基础知识 3.2 工艺流程 3.3 工艺集成 * 3.1半导体基础知识 半导体硅原子结构：4个共价键，比较稳定，没有明显的自由电子。 * 3.1半导体基础知识 1、半导体能带 禁带带隙介于导体和绝缘体之间 2、半导体载流子 空穴和电子 * 3.1半导体基础知识 3、半导体分类 N型半导体和P型半导体 掺杂半导体的特点： （1）导电性受掺杂浓度影响。被替代的硅原子数越多，材料的电阻率越低，越容易导电。 （2）多子的浓度取决于杂质浓度，少子的浓度取决于温度。 * 3.1半导体基础知识 关于扩散电阻： 集成电路中经常见到的扩散电阻其实就是利用掺杂的方法改变材料的电阻率得到的。但是当掺杂的杂质浓度增高时，电阻率会随着浓度增高快速降低吗？ （与温度有关：杂质需要完全电离；掺杂半导体中载流子的迁移率会随杂质浓度增加而显著下降） * 3.1半导体基础知识 4、 PN结 单向导电性：整流、开关、稳压二极管。 、5 MOS场效应管 （1）MOS管结构 NMOS、PMOS和CMOS MOS管是左右对称的，漏和源可以互换，只是外加电压不同。 * 3.1半导体基础知识 漏区和源区称为有源区，是由掺杂形成的。 栅：铝栅和硅栅（性能更好） MOS晶体管尺寸定义：宽和长 （2）MOS管工作原理 反型层、沟道、饱和。 饱和之后，沟道形成楔型，电流不再增加。（漏端电压增加，但沟道的电阻率也在增加） * 3.1半导体基础知识 （3）MOS管应用 栅压越大，电子沟道越厚，沟道电阻率越低，电流越大。因此MOS晶体管是电压控制电流的器件。 数字电路：开关作用，栅压为VDD或GND 模拟电路：栅压介于VDD和GND之间，调整电流大小，进行信号放大作用。 * 主要内容 3.1半导体基础知识 3.2 工艺流程 3.3 工艺集成 * 3.2 工艺流