计算机结构与逻辑设计9存储器.ppt

* 4．E2PROM，电可擦除ROM 其的应用很广，包括： （1）实现组合逻辑设计；（2）作字符发生器电路 例 试用E2PROM实现下列逻辑函数 * 解：① 将函数化为标准最小项与—或式 ② 确定存储单元内容 由表达式可知函数Y1和Y2相应的存储单元中各有4个存 储单元为1。 ③ 画出用E2PROM实现的逻辑图， 1 A 1 B 1 C Y1 Y2 m7 m6 m5 m4 m3 m2 m1 m0 地 址 译 码 器 与门阵列 或门阵列 * 9.4 存储器容量扩展 9.4.1. 位扩展 适用于每片RAM,ROM 位数不够时，进行扩展 * 位扩展例子 位扩展: 1bit 扩展成 3bits * 位扩展例子2 位扩展: 64Kx4bits 扩展成 64Kx16bits 9.4.2 存储器字扩展 9.4.2. 字扩展 适用于每片RAM,ROM 字数不够时. 存储器字扩展例子 字扩展例子： * 存储器字扩展例子2 1. 字扩展 适用于每片RAM,ROM位数够用而字数不够时 1024 x 8 RAM 例：用四片256 x 8位→1024 x 8位 RAM * 0 0 0 1 1 1 0 1 1 0 1 1 1 0 1 1 0 1 1 1 1 1 1 0 * * 0 0 0 1 1 1 0 1 1 0 1 1 1 0 1 1 0 1 1 1 1 1 1 0 采用后bit位扩展 * * 9.4.3 存储器字位扩展 字位均扩展方式：字和位同时扩展，重要！ “存储器字位扩展”是重点 课上习题： 1）有256×4的存储器，现在要扩展成1K×8的存储器，怎样扩展？ * * 作业 作业：黄正瑾书：5.1 5.3 5.11 5.52 * 第九章 存储器 9.1存储器基本概念 半导体存储器利用锁存器或电容作为基本存储单元： 1）地址，容量（位，字，bit， byte） 2）存储单元矩阵（二维、三维） 3）存储器基本操作（读，写） * 存储矩阵和地址 存储器按照矩阵形式排放 * 三维存储矩阵 其存储容量是多少呢？ * 9.1.2 存储器的基本操作 基本操作：读操作、写操作、寻址操作 1）数据总线， 2）地址总线， 3）读写控制端， 4）地址译码器。 三维存储矩阵读写构成 此时，需要行地址和列地址的译码器！ * 地址译码器构成 地址译码器一般的构成？74138？ * * A1 A0 An X0 X1 X2n-1 地 址 译 码 器 读 写 放大器 读/写 控制 I/O 存 储 矩 阵 存储器地址寄存器 MAR 存储器缓冲寄存器 MBR 存储器读操作 地址?地址总线?地址译码?读控制信号?数据总线?数据。 * 存储器写操作 地址?地址总线?地址译码?数据?数据总线?写控制信号?存入。 * * 1、从存/取功能分： ①只读存储器 (Read-Only-Memory） ②随机读/写 （Random-Access-Memory） 2、从工艺分： ①双极型 ②MOS型 存储器的分类 * 9.2 随机存储器（RAM） RAM分类——1）静态RAM：存储单元由静态MOS电路或双 极型电路组成。 2）动态RAM： 利用MOS电容存储信息。 1．RAM结构和工作原理 A1 A0 A7 X0 X1 X255 Y0 Y1 Y15 A9 A8 A11 行 地 址 译 码 器 读 写 控 制 电 路 列地址译码器 I/O 存 储 矩 阵 * 地址译码分类：1） 线性译码方式 RAM 随机存取存储器 * 地址译码分类：2）双向译码方式 行地址，列地址 A1 A0 A7 X0 X1 X255 Y0 Y1 Y15 A9 A8 A11 行 地 址 译 码 器 读 写 控 制 电 路 列地址译码器 I/O 存 储 矩 阵 * 双向译码方式 * 静态存储单元 一般由RS触发器、D触发器等组成。有使能端的。 * 双向译码方式静态存储单元 一般由RS触发器、D触发器等组成。有2个使能控制端的。 单译码方式下存储结构图 * 存储单元只有单控制端。 * 双向译码方式完整结构图 存储单元有双控制端。 * 静态RAM的读写过程 一个较完整的静态RAM完整读写结构。 多少根地址线？ * 静态RAM的读写时序 注意时间顺序 先后顺序：地址和读写信号先准备好，然后CS有效，然后 数据读出或者数据写入。 概念：读操作最小周期TR，TA存取时间，TCO片选时间。 写操作最小周期TW * 动态RAM的基本单元 电容 C 储备电能 需要定时刷新电路 或者读写过程